40納米工藝下標(biāo)準(zhǔn)單元庫的設(shè)計.pdf

1、在納米級工藝下，芯片制造時的工藝尺寸越來越小，這會對整個芯片的設(shè)計帶來極大的挑戰(zhàn)，原因在于生產(chǎn)器件時的版圖效應(yīng)對器件最終性能的影響大大提高。如今主流的設(shè)計方法以避開這些版圖效應(yīng)為主，而事實(shí)上在納米工藝下，合理的利用這些版圖效應(yīng)已經(jīng)能夠帶來越來越多的實(shí)際意義。
　　本文的主要目標(biāo)是利用版圖效應(yīng)來提高各種類型標(biāo)準(zhǔn)單元庫器件的PPA（功率、功耗、面積）指標(biāo)。通過研究標(biāo)準(zhǔn)單元庫器件在使用時的具體用途，而將單元庫器件分類為核心器件和輔助器件

2、，對于不同類型器件的工作特點(diǎn)進(jìn)行針對性的設(shè)計和優(yōu)化能夠最大化的提高單元庫在進(jìn)行整體評估時的PPA指標(biāo)。與傳統(tǒng)設(shè)計方法所不同的是，本文創(chuàng)新性的采用多 OD并聯(lián)的結(jié)構(gòu)來獲得更高的電流密度，同時通過添加非工作MOS來增加OD的連續(xù)性以此利用LOD效應(yīng)提升性能，對于重要 MOS進(jìn)行重新的排列來獲得最佳的應(yīng)力大小。這些創(chuàng)新型的設(shè)計和優(yōu)化主要是針對版圖效應(yīng)來進(jìn)行的。在深納米工藝下，傳統(tǒng)的單元庫設(shè)計方法會因為器件的版圖效應(yīng)而在性能上產(chǎn)生極大的抑制，本