基于EDA工具的標準單元低功耗設計方法研究.pdf

1、伴隨著科學技術的發(fā)展，集成電路加工工藝不斷的進步，集成電路的幾何尺寸越來越小，集成度越來越高。但在工藝尺寸不斷縮小的同時，無用功耗所占比例也在持續(xù)的增加。當工藝技術發(fā)展到納米級后，無用功耗中的漏功耗所占比例越來越高，達到了總功耗的一半以上。低漏功耗設計技術已經(jīng)成為集成電路設計中亟待解決的突出問題。
　　基于 EDA工具的標準單元設計方法，是當前人們最通用的數(shù)字集成電路設計的方法，在數(shù)字芯片的設計中地位突出。設計出低漏功耗的標準單元

2、是降低芯片能耗的有效手段，具有重要的現(xiàn)實意義。
　　本文通過利用EDA工具探索反相器（CMOS）標準單元的低漏功耗設計方法，找出有效地降低漏功耗的途徑，并推廣至其它的標準單元設計中。然后，總結出低漏功耗標準單元的設計流程，在中芯國際130nm的工藝技術條件下，設計具有低漏功耗性能的標準單元，并使之能與原單元庫中的單元兼容，為整體的集成電路低漏功耗設計打下基礎。
　　根據(jù)標準單元設計的技術流程，本文的研究工作按以下幾個步驟進行

3、：
　　1、根據(jù)漏功耗產(chǎn)生原因，對中芯國際130nm單元庫中的標準單元的漏能耗進行分析，通過改進電路結構、優(yōu)化電路尺寸，使漏功耗得到減??；
　　2、按照改進后的設計方法進行低漏功耗單元的版圖繪制。嚴格按照SMIC13工藝規(guī)則進行設計，包括標準單元的寬度、高度，以及 PIN的位置等等問題；
　　3、進行布局布線庫的設計，應用Abstract 軟件，對標準單元進行物理抽象提取，為后面的自動布局布線做準備；
　　4、進