基于納米工藝標(biāo)準(zhǔn)單元的光學(xué)鄰近效應(yīng)優(yōu)化設(shè)計(jì)方法.pdf

1、在過去十年中，隨著光刻技術(shù)的發(fā)展，集成電路設(shè)計(jì)與工藝已進(jìn)入納米時(shí)代。而器件特征尺寸的縮小，給集成電路設(shè)計(jì)與工藝帶來新的挑戰(zhàn)，于是出現(xiàn)了可制造性設(shè)計(jì)技術(shù)（DFM）。由于光刻和化學(xué)機(jī)械拋光對電路設(shè)計(jì)性能可靠性的影響較大，它們是目前可制造性技術(shù)的主要研究對象。特別是光刻工藝過程中圖形失真嚴(yán)重，分辨率增強(qiáng)技術(shù)（RET）已成為制造工藝必要條件，其中包括光學(xué)鄰近效應(yīng)校正、移相掩膜、離軸照明與散射條插入技術(shù)，它們對光刻圖形分辨率提高是很有幫助的。

2、r>　　本文對光學(xué)鄰近效應(yīng)及校正技術(shù)進(jìn)行研究。OPC的基本思想是對掩膜圖形進(jìn)行修正，從而修正在圖形轉(zhuǎn)移過程中由于非理想效應(yīng)導(dǎo)致的圖形失真，提高圖形分辨率。
　　目前在90 nm及以下工藝節(jié)點(diǎn)，OPC是光刻掩膜制造的必要步驟。但是隨著集成電路設(shè)計(jì)復(fù)雜度與集成度的不斷提高，對全芯片 OPC修正時(shí)間過長，修正后掩膜數(shù)據(jù)量激增，進(jìn)而導(dǎo)致成本上升的問題已不容忽視。針對這一問題，本文基于標(biāo)準(zhǔn)單元進(jìn)行光學(xué)鄰近與修正，提出一種基于模型 OPC修正

3、原理的版圖優(yōu)化設(shè)計(jì)方法。
　　在建立基于40 nm工藝標(biāo)準(zhǔn)單元庫過程中，對金屬層版圖進(jìn)行了優(yōu)化，并對優(yōu)化后單元進(jìn)行 OPC處理。經(jīng)過對比，優(yōu)化后版圖 OPC修正時(shí)間縮短了15.03％，而修正后單元版圖數(shù)據(jù)量降低了11%。
　　本文在完成版圖優(yōu)化后，并對單元進(jìn)行特征化，建立了完善的庫模型文件。緊接著對單元庫進(jìn)行了功能驗(yàn)證與工具流程的驗(yàn)證。我們還使用 ISCAS’85/89 benchmark電路進(jìn)行性能驗(yàn)證，通過對比，優(yōu)化后單