超大規(guī)模集成電路的物理設(shè)計(jì)研究.pdf

1、本文首先介紹了國(guó)內(nèi)外集成電路產(chǎn)業(yè)發(fā)展現(xiàn)狀和集成電路設(shè)計(jì)方法的發(fā)展歷史及研究現(xiàn)狀，從我國(guó)當(dāng)前微處理器設(shè)計(jì)與世界先進(jìn)水平的差距出發(fā)，提出了提高我國(guó)微處理器設(shè)計(jì)水平必須要解決的深亞微米(DSM)物理設(shè)計(jì)問題。 本文針對(duì)深亞微米VLSI設(shè)計(jì)中面臨的挑戰(zhàn)，分析了深亞微米下各種問題出現(xiàn)的原因及其影響，提出了具體解決措施。并將這些方法成功應(yīng)用于一種高性能微處理器芯片的物理設(shè)計(jì)之中。 本文分析了集成電路設(shè)計(jì)流程，提出了本課題中微處理器的

2、物理設(shè)計(jì)流程，即數(shù)據(jù)通道采用全定制設(shè)計(jì)，控制模塊采用標(biāo)準(zhǔn)單元設(shè)計(jì)。這種混合方法使得在保持性能要求的同時(shí)，有效地降低了設(shè)計(jì)的復(fù)雜度，減小了芯片面積并降低了功耗。在此基礎(chǔ)上，完成了64位全定制ALU數(shù)據(jù)通道的設(shè)計(jì)，重點(diǎn)是快速加法器的電路設(shè)計(jì)和版圖設(shè)計(jì)。另外，完成了ALU中移位器、前導(dǎo)0/1計(jì)數(shù)器和邏輯運(yùn)算單元的設(shè)計(jì)。 本文對(duì)基于物理綜合的標(biāo)準(zhǔn)單元設(shè)計(jì)方法中的版圖規(guī)劃、預(yù)布局布線、時(shí)序和擁塞度驅(qū)動(dòng)的布局、時(shí)鐘樹綜合、布線和驗(yàn)證進(jìn)行了深