超大規(guī)模集成電路設(shè)計(jì)中電源網(wǎng)格的分析及優(yōu)化.pdf

1、隨著芯片設(shè)計(jì)進(jìn)入超深亞微米級(jí)階段，電源信號(hào)完整性已經(jīng)成為制約芯片總體性能的一個(gè)重要因素。一個(gè)設(shè)計(jì)粗劣的電源網(wǎng)格很容易引起額外的邏輯延遲，信號(hào)完整性問(wèn)題，甚至芯片的功能性錯(cuò)誤。為了保證電源網(wǎng)格設(shè)計(jì)的魯棒性，需要對(duì)電源網(wǎng)格設(shè)計(jì)進(jìn)行反復(fù)的分析和優(yōu)化。然而由于電源網(wǎng)格規(guī)模巨大，傳統(tǒng)的仿真器受限于時(shí)間和內(nèi)存，無(wú)法對(duì)其進(jìn)行快速仿真。 本文提出了一系列基于代數(shù)多重網(wǎng)格法的電源網(wǎng)格分析和優(yōu)化算法，主要思想是首先通過(guò)代數(shù)多重網(wǎng)格法把電路的規(guī)模減小

2、，然后在衰減后的電路上進(jìn)行仿真或者優(yōu)化，最后將解映射回最初的電路。本文的主要貢獻(xiàn)如下： (1)針對(duì)電源網(wǎng)格的巨大規(guī)模，本文提出了一種改進(jìn)后的基于代數(shù)多重網(wǎng)格法的衰減策略，這種策略在保證一定精度的情況下通過(guò)動(dòng)態(tài)閾值提高衰減效率。 (2)根據(jù)改進(jìn)的基于代數(shù)多重網(wǎng)格法的衰減策略，本文提出了一種快速的瞬態(tài)分析算法；然后將其和共軛梯度法結(jié)合，提出了代數(shù)多重網(wǎng)格法預(yù)優(yōu)的共軛梯度法，可以對(duì)電路進(jìn)行精確的分析；同時(shí)本文還提出了插值算子的

3、微調(diào)算法，可以對(duì)調(diào)整后的電路進(jìn)行快速仿真。 (3)本文最后還提出了基于代數(shù)多重網(wǎng)格法的去耦電容優(yōu)化算法。這種算法可以適用于任意結(jié)構(gòu)的電源網(wǎng)格，并能對(duì)大規(guī)模電路進(jìn)行快速高效的優(yōu)化。 本文的實(shí)驗(yàn)平臺(tái)是PC機(jī)，Pentium IV 2.6GHz的CPU，1G的內(nèi)存和Windows操作系統(tǒng)。實(shí)驗(yàn)結(jié)果表明，相較于諸多工業(yè)界常用的算法，本文提出的一系列基于代數(shù)多重網(wǎng)格法的算法不僅速度更快，獲得的解的精度也更高。通過(guò)使用本文提出的技術(shù)