超大規(guī)模集成電路可測試性設(shè)計的應(yīng)用.pdf

1、依照摩爾定律，集成電路發(fā)展到今天，已經(jīng)到了SoC(片上系統(tǒng))和VLSI(超大規(guī)模集成電路)的階段。因此，它的制造是一個相當復(fù)雜的過程，需要經(jīng)過百道工藝步驟。制造中任何問題都可能造成晶體管無法正常工作或者是互連線的斷路和短路。所以，芯片的可測試性設(shè)計(DFT)就成了一個非常重要的部分。 根據(jù)現(xiàn)有的數(shù)字系統(tǒng)可測試性理論和度量方法，數(shù)字系統(tǒng)的可控制性和可觀測性是與系統(tǒng)的電路結(jié)構(gòu)和數(shù)據(jù)傳輸路徑的長度有關(guān)，而它的測試復(fù)雜度(測試向量長度和

2、寬度、以及所能達到的測試出故障覆蓋率)與系統(tǒng)內(nèi)部存在的環(huán)路長度和數(shù)量有關(guān)。系統(tǒng)內(nèi)部環(huán)路長度越長測試復(fù)雜度越高，系統(tǒng)內(nèi)部環(huán)路數(shù)量越多測試復(fù)雜度和難度也越大。 一般的，芯片的設(shè)計過程中就需要考慮測試的問題。在電路中進行某些小的改動就能很容易證實它有沒有缺陷。實際中，工程師把自己的設(shè)計和各種約束以腳本的形式，送入EDA工具，讓EDA工具自動產(chǎn)生測試向量覆蓋芯片絕大部分的邏輯，使得自動測試機能夠檢測出哪些芯片是報廢的。 本文首先

3、簡要闡述集成電路可測試性設(shè)計的一些基本概念，接著展開介紹各種常用的測試方法、故障機理和故障模型，以及常用的測試技術(shù)，例如：掃描鏈技術(shù)，存儲器內(nèi)建自測試技術(shù)等。然后簡單介紹自動測試向量生成(ATPG)的基本原理。 接下來，結(jié)合數(shù)字電視機頂盒DVB-T芯片，基于SYNOPSYS公司和MENTOR公司的EDA工具：DFT COMPILER，TETRAMAX和MBISTARCHITECTURE分析各種測試方案的可行性，利用掃描鏈技術(shù)和存