《超大規(guī)模集成電路設(shè)計(jì)》考試習(xí)題含答案完整版分析

1、1集成電路的發(fā)展過程經(jīng)歷了哪些發(fā)展階段？劃分集成電路的標(biāo)準(zhǔn)是什么？集成電路的發(fā)展過程經(jīng)歷了哪些發(fā)展階段？劃分集成電路的標(biāo)準(zhǔn)是什么？集成電路的發(fā)展過程:?小規(guī)模集成電路(SmallScaleIC，SSI)?中規(guī)模集成電路(MediumScaleIC，MSI)?大規(guī)模集成電路(LargeScaleIC，LSI)?超大規(guī)模集成電路(VeryLargeScaleIC，VLSI)?特大規(guī)模集成電路(UltraLargeScaleIC，ULSI)?

2、巨大規(guī)模集成電路(GiganticScaleIC，GSI）2超大規(guī)模集成電路有哪些優(yōu)點(diǎn)？超大規(guī)模集成電路有哪些優(yōu)點(diǎn)？1.降低生產(chǎn)成本VLSI減少了體積和重量等可靠性成萬倍提高功耗成萬倍減少.2.提高工作速度VLSI內(nèi)部連線很短縮短了延遲時(shí)間.加工的技術(shù)越來越精細(xì).電路工作速度的提高主要是依靠減少尺寸獲得.3.降低功耗芯片內(nèi)部電路尺寸小連線短分布電容小驅(qū)動(dòng)電路所需的功率下降.4.簡(jiǎn)化邏輯電路芯片內(nèi)部電路受干擾小電路可簡(jiǎn)化.5.優(yōu)越的可靠性

3、采用VLSI后，元件數(shù)目和外部的接觸點(diǎn)都大為減少，可靠性得到很大提高。6.體積小重量輕7.縮短電子產(chǎn)品的設(shè)計(jì)和組裝周期一片VLSI組件可以代替大量的元器件組裝工作極大的節(jié)省生產(chǎn)線被壓縮加快了生產(chǎn)速度.3簡(jiǎn)述雙阱簡(jiǎn)述雙阱CMOSCMOS工藝制作工藝制作CMOSCMOS反相器的工藝流程過程。反相器的工藝流程過程。1、形成N阱2、形成P阱3、推阱4、形成場(chǎng)隔離區(qū)5、形成多晶硅柵6、形成硅化物7、形成N管源漏區(qū)8、形成P管源漏區(qū)9、形成接觸孔1

4、0、形成第一層金屬11、形成第一層金屬12、形成穿通接觸孔13、形成第二層金屬14、合金15、形成鈍化層16、測(cè)試、封裝，完成集成電路的制造工藝4在VLSIVLSI設(shè)計(jì)中，對(duì)互連線的要求和可能的互連線材料是什么？設(shè)計(jì)中，對(duì)互連線的要求和可能的互連線材料是什么？互連線的要求低電阻值：產(chǎn)生的電壓降最??；信號(hào)傳輸延時(shí)最?。≧C時(shí)間常數(shù)最小化）與器件之間的接觸電阻低長(zhǎng)期可靠工作可能的互連線材料金屬（低電阻率），多晶硅（中等電阻率），高摻雜區(qū)的硅

5、(注入或擴(kuò)散)（中等電阻準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)準(zhǔn)MOSIC準(zhǔn)準(zhǔn)ICSSI準(zhǔn)102準(zhǔn)100準(zhǔn)30MSI102準(zhǔn)103100準(zhǔn)50030準(zhǔn)100LSI103準(zhǔn)105500準(zhǔn)2000100準(zhǔn)300VLSI105準(zhǔn)107準(zhǔn)2000準(zhǔn)300ULSI107準(zhǔn)109GSI準(zhǔn)109的功能塊。標(biāo)準(zhǔn)單元法也存在缺點(diǎn)和問題；(1)原始投資大。單元庫的開發(fā)需要投入大量的人力物力；當(dāng)工藝變化時(shí)，單元的修改工作需要付出相當(dāng)大的代價(jià)。因而如

6、何建立一個(gè)在比較長(zhǎng)的時(shí)間內(nèi)能適應(yīng)技術(shù)發(fā)展的單元庫是一個(gè)突出問題。(2)成本較高。由于掩膜版帶要全部定制，芯片的加工也要經(jīng)過全過程，因而成本較高。因此只有芯片產(chǎn)量達(dá)到某一定額(幾萬至十幾萬)，其成本才可接受。10隨著工藝進(jìn)入深亞微米，隨著工藝進(jìn)入深亞微米，ICIC器件的物理實(shí)現(xiàn)出現(xiàn)了哪些方面的變化？器件的物理實(shí)現(xiàn)出現(xiàn)了哪些方面的變化？隨著工藝進(jìn)入深亞微米，IC器件的物理實(shí)現(xiàn)出現(xiàn)了以下3個(gè)方面的變化：(1)邏輯單元的幾何尺寸和邏輯單元之間的

7、距離隨著特征尺寸的減小而減小，從而使總延時(shí)減小。(2)由于特征尺寸的減小，導(dǎo)線電阻增加。為了抵消導(dǎo)線橫向尺寸的減小，導(dǎo)線側(cè)向尺寸即厚度被適度增加，以使導(dǎo)線電阻的增加不至于過大，從而導(dǎo)致縱向分布電容和邊緣分布電容的增加，這兩種分布電容都具有導(dǎo)致導(dǎo)線間耦合的性質(zhì)。(3)連線延時(shí)(主要是側(cè)向分布電容和邊緣分布電容引入的延時(shí))在總延時(shí)中占據(jù)了主導(dǎo)地位，而輸入延時(shí)也由于工作頻率的提高而變得不容忽視。11FPGAFPGA與CPLDCPLD有何相似之

8、處和不同之處？有何相似之處和不同之處？FPGA是CPLD的一個(gè)發(fā)展最快的分支復(fù)雜的可編程邏輯器件CPLD是由PLD或GAL發(fā)展而來.CPLD延伸出兩大分支即可擦除可編程的邏輯器件EPLD和現(xiàn)場(chǎng)可編程門陣列器件FPGA.1.CPLDFPGA內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)Product－termLook－upTable程序存儲(chǔ)程序存儲(chǔ)內(nèi)部EEPROMSRAM，外掛EEPROM資源類型資源類型組合電路資源豐富觸發(fā)器資源豐富集成度集成度低高使用場(chǎng)合使用場(chǎng)合完

9、成控制邏輯能完成比較復(fù)雜的算法速度速度慢快其他資源其他資源－EAB，鎖相環(huán)保密性保密性可加密一般不能保密2.FPGA采用SRAM進(jìn)行功能配置，可重復(fù)編程，但系統(tǒng)掉電后，SRAM中的數(shù)據(jù)丟失。因此，需在FPGA外加EPROM，將配置數(shù)據(jù)寫入其中，系統(tǒng)每次上電自動(dòng)將數(shù)據(jù)引入SRAM中。CPLD器件一般采用EEPROM存儲(chǔ)技術(shù)，可重復(fù)編程，并且系統(tǒng)掉電后，EEPROM中的數(shù)據(jù)不會(huì)丟失，適于數(shù)據(jù)的保密。3.FPGA器件含有豐富的觸發(fā)器資源，易于