超大規(guī)模集成電路串?dāng)_問題的研究.pdf

1、隨著工藝尺寸的不斷下降以及工作頻率要求的顯著提高，專用集成電路(ASIC)和系統(tǒng)芯片(SoC)設(shè)計(jì)者遇到的最大的挑戰(zhàn)已成為確保信號(hào)的完整性。隨著IC的高速化、高集成化、高密度化和高性能化，芯片內(nèi)互連線之間的串?dāng)_已經(jīng)成為影響芯片性能的重要因素之一。 在本文中，首先對(duì)集成電路信號(hào)完整性問題中主要存在的串?dāng)_問題進(jìn)行了原理分析，這包括產(chǎn)生串?dāng)_的原因，串?dāng)_的影響、分類以及對(duì)串?dāng)_的模型進(jìn)行建模和估算；然后對(duì)VLSI物理設(shè)計(jì)中避免串?dāng)_的相關(guān)流

2、程和算法進(jìn)行研究和分析，探討了對(duì)可能導(dǎo)致串?dāng)_的流程的改進(jìn)方法；接著對(duì)目前各種布線器算法進(jìn)行了仔細(xì)的分析和研究，并提出一種基于排序的通道布線避免串?dāng)_算法；下面以一個(gè)寬帶無線局域網(wǎng)(WLAN)通信SoC芯片的后端設(shè)計(jì)為例，對(duì)時(shí)序驅(qū)動(dòng)物理設(shè)計(jì)的主要流程和優(yōu)化方法等作了較為詳盡的分析和研究，其中著重對(duì)芯片的串?dāng)_噪聲進(jìn)行了優(yōu)化和修復(fù)，討論了串?dāng)_分析過程中的主要問題及應(yīng)對(duì)策略，最后還應(yīng)用相關(guān)的EDA工具對(duì)串?dāng)_問題進(jìn)行仿真、分析和優(yōu)化，并對(duì)各種工具中