基于SystemVerilog的圖像縮放IP驗(yàn)證平臺(tái)的研究與實(shí)現(xiàn).pdf

1、在整個(gè)半導(dǎo)體行業(yè)蓬勃發(fā)展的背景下，集成電路的設(shè)計(jì)規(guī)模進(jìn)一步擴(kuò)大。因此近年來SOC芯片開始廣泛應(yīng)用于各行各業(yè)。然而在SOC芯片開發(fā)過程中，芯片的驗(yàn)證一直占據(jù)著整個(gè)項(xiàng)目周期的70％左右。傳統(tǒng)的驗(yàn)證方法已經(jīng)不能滿足目前芯片驗(yàn)證中所遇到的許多問題。以先進(jìn)的驗(yàn)證理論為基礎(chǔ)的高效的驗(yàn)證方法，成為芯片功能驗(yàn)證的重要保障。
　　本文所研究的內(nèi)容，是中國某知名電器公司的數(shù)字電視SOC芯片開發(fā)項(xiàng)目的一部分，即對(duì)其內(nèi)部圖像縮放IP的RTL代碼進(jìn)行全面的

2、功能驗(yàn)證。從而確保圖像縮放IP的設(shè)計(jì)完全滿足設(shè)計(jì)規(guī)范，并實(shí)現(xiàn)所提出的功能要求。
　　文中首先回顧了驗(yàn)證方法學(xué)的發(fā)展史，并指出芯片驗(yàn)證所面臨的挑戰(zhàn)。而后對(duì)現(xiàn)今芯片驗(yàn)證方法學(xué)的原理進(jìn)行了細(xì)致的研究，并引入了一些重要的驗(yàn)證概念，例如隨機(jī)化，覆蓋率，分層結(jié)構(gòu)等。為后文奠定了扎實(shí)的理論基礎(chǔ)。
　　圖像縮放IP是數(shù)字電視SOC芯片中的一個(gè)重要的模塊。主要實(shí)現(xiàn)了對(duì)圖像的橫向和縱向放大，縮小處理功能。文中根據(jù)圖像縮放IP的設(shè)計(jì)要求，進(jìn)行功能

3、點(diǎn)分析，從而制定出詳細(xì)的驗(yàn)證策略。之后根據(jù)制定的驗(yàn)證策略和測試點(diǎn)，以層次化，可重用，易維護(hù)為原則，并使用先進(jìn)的隨機(jī)約束，參考模型，代碼覆蓋率和功能覆蓋率等先進(jìn)的驗(yàn)證技術(shù)為手段。用SystemVerilog語言對(duì)整個(gè)驗(yàn)證平臺(tái)進(jìn)行設(shè)計(jì)和搭建，并對(duì)整個(gè)驗(yàn)證流程和驗(yàn)證環(huán)境進(jìn)行詳細(xì)的闡述。
　　最后，本文對(duì)整個(gè)驗(yàn)證平臺(tái)和驗(yàn)證結(jié)果進(jìn)行了分析，確保了圖像縮放IP驗(yàn)證的有效性和正確性。此外，文中所搭建的驗(yàn)證平臺(tái)可以方便的復(fù)用于系統(tǒng)級(jí)驗(yàn)證，并可作為