基于驗(yàn)證平臺(tái)的IP核驗(yàn)證技術(shù)研究.pdf

1、IP核復(fù)用技術(shù)應(yīng)用越來(lái)越廣泛,隨之帶來(lái)的IP核驗(yàn)證難題也越來(lái)越受到業(yè)界的重視。傳統(tǒng)的驗(yàn)證方法不僅耗時(shí)耗力,而且驗(yàn)證不充分,功能覆蓋率低,已經(jīng)難以滿足當(dāng)今對(duì)于驗(yàn)證的需要?；隍?yàn)證平臺(tái)進(jìn)行IP核的驗(yàn)證是一種十分有效的方法,將待驗(yàn)證的IP核移植到驗(yàn)證平臺(tái)環(huán)境來(lái)進(jìn)行驗(yàn)證,可以進(jìn)行IP核之間的協(xié)同驗(yàn)證,監(jiān)測(cè)總線協(xié)議規(guī)范,有效提高驗(yàn)證的質(zhì)量和效率。
　　基于驗(yàn)證平臺(tái)的IP核驗(yàn)證重點(diǎn)是IP核的移植例化和驗(yàn)證向量的移植復(fù)用。本論文工作中首先利用基

2、于Leon3mp處理器的SoC驗(yàn)證平臺(tái)對(duì)待驗(yàn)收的IP核進(jìn)行驗(yàn)證,開發(fā)了自動(dòng)例化的腳本程序,根據(jù)該驗(yàn)證平臺(tái)的IP核例化特點(diǎn),使用Perl語(yǔ)言編寫相應(yīng)的控制程序,實(shí)現(xiàn)IP核在驗(yàn)證平臺(tái)中的自動(dòng)例化,減免了大量原本需要人工例化的操作,提高了例化的可靠性,節(jié)省了IP核驗(yàn)證所需時(shí)間,同時(shí)實(shí)現(xiàn)由C語(yǔ)言編寫和Verilog HDL、VHDL描述驗(yàn)證向量的復(fù)用,使得IP核能夠在驗(yàn)證平臺(tái)上驗(yàn)證再現(xiàn)。進(jìn)而利用VIP提供的BFM模型和監(jiān)測(cè)器模型為待驗(yàn)證的IP核