數(shù)據(jù)路由系統(tǒng)基于SystemVerilog語言的驗證.pdf

1、隨著系統(tǒng)設計的規(guī)模和復雜度呈指數(shù)上升，傳統(tǒng)的驗證環(huán)境在可重用性、靈活性和驗證效率等方面存在的缺點越來越明顯，顯然已無法滿足驗證領域的需求，巨大的驗證壓力迫使驗證工程師必須突破傳統(tǒng)驗證方法，開發(fā)新的驗證技術和新的驗證環(huán)境來提高驗證效率，保證產品質量。
　　 本文的主要任務是完成對數(shù)據(jù)路由系統(tǒng)的功能驗證，因此如何有效地實現(xiàn)其系統(tǒng)級驗證平臺，使其具有較強的靈活性和可復用性，并且自動化程度高，是本文的研究難點和重點。
　　 本文

2、運用SystemVerilog語言實現(xiàn)了基于VMM(Verification MethodologyManual for SystemVerilog)高級驗證方法學的可擴展的分層驗證平臺，有效的提高了驗證的充分性和可靠性以及驗證效率，加速了項目開發(fā)進程。本文通過腳本文件對驗證平臺進行仿真管理，實現(xiàn)了約束隨機激勵的生成、斷言的監(jiān)視、輸出數(shù)據(jù)的實時比對以及覆蓋率統(tǒng)計等自動化功能。同時，驗證平臺支持隨機測試向量約束條件的更改、自動比對機制按需

3、求定制和功能覆蓋點的添加，使驗證平臺的靈活性和可復用性達到最大化。此外，本文采用基于事務的建模方法，抽象層次高，使驗證從信號級抽象到事務級，驗證平臺的每個層次都能給其上層或測試用例提供一系列的服務，并通過抽象將低層次的細節(jié)隱藏起來，針對不同的測試用例，只需要修改測試場景和約束條件。
　　 本文實現(xiàn)的系統(tǒng)級分層驗證平臺已經(jīng)成功應用于數(shù)據(jù)路由系統(tǒng)的功能驗證中，驗證結果和覆蓋率均達到了預期的目標，驗證過程中充分體現(xiàn)了VMM驗證方法學的