基于SystemVerilog語言對TDM模塊的驗證.pdf

1、隨著集成電路技術(shù)的飛速發(fā)展，集成電路設(shè)計規(guī)模和復(fù)雜度不斷增大，導致驗證工作量呈指數(shù)模型增長。尤其是芯片的功能驗證，作為決定芯片是否成功的關(guān)鍵性步驟，目前已經(jīng)成為集成電路電路的發(fā)展的瓶頸，所以如何提高驗證效率、增加驗證平的可重用性成為了當前集成電路業(yè)內(nèi)亟待解決的問題。
　　本文首先對集成電路業(yè)內(nèi)驗證的研究現(xiàn)狀進行了介紹，分析和討論了主要的驗證手段和驗證方法，對它們的優(yōu)缺點進行了比較。然后，通過其他驗證語言與SystemVerilog

2、的對比，說明了SystemVerilog語言分層驗證平臺在集成電路驗證方面的優(yōu)勢。而后詳細介紹了基于 SystemVerilog的OVM驗證方法學，對 OVM驗證平臺的建模思想和構(gòu)建 OVM驗證平臺的各個組件及其功能進行了詳細的說明，為搭建基于 SystemVerilog語言和 OVM驗證方法學的驗證平臺提供了理論基礎(chǔ)。
　　本文以某音頻處理芯片中 TDM模塊為例，從該模塊的具體功能出發(fā)，基于SystemVerilog語言，以 O