基于VMM驗證方法學(xué)的SPI模塊級驗證平臺的研究.pdf

1、隨著集成電路的規(guī)模及復(fù)雜度不斷增大，數(shù)字電路驗證的工作量也隨之增加。相對于設(shè)計而言驗證技術(shù)的發(fā)展速度較慢，傳統(tǒng)的驗證方法已經(jīng)無法滿足目前驗證工作的需要，功能驗證已成為限制設(shè)計水平的重要因素。所以，研究新的、高效率的、可復(fù)用的、易維護(hù)的驗證方法具有相當(dāng)重要的意義。
　　在驗證需求的推動下，VMM（Verification Methodology Manual）驗證方法學(xué)隨之出現(xiàn)。VMM以SystemVerilog作為語言基礎(chǔ)，既吸收

2、了面向?qū)ο蟮木幊谭椒?，同時又具有硬件描述語言對集成電路的適應(yīng)性。本文對這種新型的驗證方法學(xué)進(jìn)行了深入的研究，根據(jù)VMM驗證方法學(xué)的特點，搭建起一個自動化的、可復(fù)用的、更加完備的、具有更高效率的驗證環(huán)境。通過對SPI（Serial Peripheral Interface）工作協(xié)議和模塊設(shè)計要求的分析，提取出完備的驗證功能點?；谶@些驗證功能點，建立了完全對應(yīng)的功能覆蓋率組。在驗證過程中以功能覆蓋率作為導(dǎo)向，以此來判斷驗證工作的完成度。根

3、據(jù)驗證功能點，編寫了與之對應(yīng)的測試用例。驗證過程采用直接測試與隨機(jī)測試相結(jié)合的方法，產(chǎn)生大量的、感興趣的激勵來驅(qū)動待測模塊，使待測設(shè)計能夠在各種預(yù)想的情境下運(yùn)行，確保了驗證工作的完備性，加速了覆蓋率的收集過程。使用受約束的隨機(jī)化方法，提高了驗證平臺的自動化程度，增加了對邊界情況的命中幾率。使用了計分板、斷言等自動化工具進(jìn)行驗證，提高了驗證效率。建立了用來與待測設(shè)計進(jìn)行通信的參考模型，該模型能夠按照SPI協(xié)議,在多種傳輸模式下向DUT發(fā)送

4、或接收指定格式的數(shù)據(jù)。使用VCS軟件進(jìn)行仿真，DVE軟件進(jìn)行波形檢查，并對仿真結(jié)果進(jìn)行了全面分析，分析覆蓋率報告中的問題，確保待測設(shè)計符合設(shè)計要求，完成了待測模塊的功能驗證工作。
　　本文主要研究了VMM驗證方法學(xué)的特點與優(yōu)勢，并以此為理論基礎(chǔ)，進(jìn)行SPI控制器模塊級驗證平臺的搭建。在驗證平臺中創(chuàng)建了待測設(shè)計的功能覆蓋率組，建立了符合協(xié)議規(guī)范的參考模型，實現(xiàn)了數(shù)據(jù)的自動比較功能，共開發(fā)了14條測試用例，16條斷言語句，并實現(xiàn)了功能