基于VMM的智能卡系統(tǒng)級(jí)驗(yàn)證.pdf

1、隨著SoC（System on Chip）技術(shù)的快速發(fā)展以及IP（Intellectual Property）核的大量使用，芯片的集成度與復(fù)雜度越來越高，設(shè)計(jì)中出現(xiàn)錯(cuò)誤的風(fēng)險(xiǎn)也越來越高。驗(yàn)證技術(shù)為設(shè)計(jì)者提供了一個(gè)及時(shí)有效的發(fā)現(xiàn) SoC芯片功能錯(cuò)誤的途徑。研究數(shù)據(jù)表明，驗(yàn)證工作占據(jù)了整個(gè)芯片設(shè)計(jì)流程中超過一半的時(shí)間和人力，驗(yàn)證已經(jīng)成為制約縮短芯片設(shè)計(jì)周期的瓶頸，驗(yàn)證的重要性不言而喻。
　　本文主要研究的是SoC的數(shù)字功能驗(yàn)證。首先調(diào)

2、研了當(dāng)前SoC的發(fā)展，證明了驗(yàn)證在 SoC設(shè)計(jì)中的重要性，了解到目前驗(yàn)證工作面臨的困難。然后通過對(duì)不同驗(yàn)證技術(shù)、驗(yàn)證方法、驗(yàn)證語言的分析總結(jié)，找到提高驗(yàn)證效率的方法。驗(yàn)證語言System Verilog具有OOP(object-oriented programming，面向?qū)ο缶幊蹋?、約束隨機(jī)化、功能覆蓋率等與驗(yàn)證直接相關(guān)的特性，利用System Verilog可以建立抽象的結(jié)構(gòu)級(jí)模型，為系統(tǒng)級(jí)驗(yàn)證提供強(qiáng)大的支持。VMM（Verific

3、ation Methodology Manual，驗(yàn)證方法學(xué)）提供了一個(gè)標(biāo)準(zhǔn)庫，使得驗(yàn)證平臺(tái)的搭建變得更為簡(jiǎn)單。此外，腳本語言強(qiáng)大的文本處理能力，使驗(yàn)證過程更為自動(dòng)化，大大減少設(shè)計(jì)者的工作量?；谥悄芸ㄐ酒瑏韺?shí)現(xiàn)芯片的系統(tǒng)級(jí)功能驗(yàn)證。首先提出了一種從模塊級(jí)到系統(tǒng)級(jí)層次化的驗(yàn)證流程。然后研究了智能卡所使用的ISO/IEC14443協(xié)議和ISO/IEC7816協(xié)議，深入研究了RF模塊和7816模塊的工作原理?；赩MM驗(yàn)證方法學(xué)，對(duì)RF模塊

4、和7816模塊搭建了可復(fù)用、可配置的分層驗(yàn)證平臺(tái)，實(shí)現(xiàn)了覆蓋率驅(qū)動(dòng)的模塊級(jí)驗(yàn)證。深入理解了整個(gè)智能卡芯片的架構(gòu)，利用系統(tǒng)級(jí)驗(yàn)證關(guān)注現(xiàn)實(shí)場(chǎng)景的這一特點(diǎn)，復(fù)用模塊級(jí)的驗(yàn)證組件，搭建基于C軟件測(cè)試用例的系統(tǒng)級(jí)驗(yàn)證平臺(tái)，實(shí)現(xiàn)系統(tǒng)級(jí)驗(yàn)證的前仿真。為了使驗(yàn)證過程更加的自動(dòng)化，研究過程中編寫了大量的腳本，簡(jiǎn)化了驗(yàn)證工作。綜上所述，針對(duì)SoC系統(tǒng)級(jí)功能驗(yàn)證提出了一個(gè)高效可行的方法。為了實(shí)現(xiàn)系統(tǒng)級(jí)驗(yàn)證，首先需要搭建可復(fù)用、可配置的完整的模塊級(jí)驗(yàn)證平臺(tái)；然