基于VMM的驗證平臺的研究與實現(xiàn).pdf

1、隨著集成電路設(shè)計規(guī)模的不斷增長和設(shè)計復(fù)雜度的不斷提高，集成電路的驗證工作變的越來越困難。雖然傳統(tǒng)驗證方法盡力保持技術(shù)更新以適應(yīng)設(shè)計尺寸以及復(fù)雜度的增加，但驗證依然是當(dāng)今集成電路設(shè)計中面臨的最大挑戰(zhàn)。硬件描述語言用于寄存器傳輸級的設(shè)計，而驗證語言需要更加抽象的性能，這樣就造成了硬件描述語言與硬件驗證與語言的分向發(fā)展，從而使整個設(shè)計和驗證的過程變得復(fù)雜。驗證工作面臨的挑戰(zhàn)，在極大程度上促進了驗證技術(shù)的發(fā)展。為了彌補設(shè)計與驗證之間存在的鴻溝，

2、驗證工程師不斷的提出一些高級驗證方法與技術(shù)，使其提高驗證工作的效率。 本文介紹了傳統(tǒng)驗證技術(shù)中的相關(guān)概念以及功能驗證的一般方法，并分析它們的優(yōu)缺點。傳統(tǒng)的驗證平臺針對設(shè)計對象使用測試用例進行直接測試，存在這工作量大，周期長的缺點。針對這些問題，本文先介紹當(dāng)前流行的高級驗證技術(shù)，其中，隨機約束自動產(chǎn)生測試用例，使驗證變得自動化，并能發(fā)現(xiàn)驗證工程師考慮不到的錯誤；斷言從設(shè)計功能方面對設(shè)計者的假設(shè)和期望進行檢查，便于在仿真過程中對錯誤