版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、圖像的縮放作為數(shù)字圖像處理的基本操作,已經(jīng)廣泛應(yīng)用于遙感、監(jiān)控、醫(yī)療等領(lǐng)域。所以研究圖像的縮放有重要的應(yīng)用價(jià)值。傳統(tǒng)的圖像縮放是在PC機(jī)上實(shí)現(xiàn)的,由于受到 CPU結(jié)構(gòu)的限制,運(yùn)算速度不高,不能滿足實(shí)時(shí)性要求較高、帶寬較高的應(yīng)用場(chǎng)合。針對(duì)這一情況,本文設(shè)計(jì)了基于FPGA和DDR2的圖像縮放系統(tǒng)。
本文首先介紹了最近鄰插值、雙線性插值、雙三次插值算法的原理。然后論述了圖像縮放系統(tǒng)的平臺(tái)的設(shè)計(jì),包括上位機(jī)、MCU和FPGA電路板的詳
2、細(xì)設(shè)計(jì)。借助于SPARTAN-6 MCB的使用,在此平臺(tái)上實(shí)現(xiàn)了最近鄰插值算法,取得了良好的實(shí)驗(yàn)效果。
系統(tǒng)平臺(tái)設(shè)計(jì)的核心是 FPGA電路板的設(shè)計(jì)。該板的主控 FPGA芯片是Spartan-6 LX-75芯片;單片機(jī)選擇的是C8051F021;該板的特色在于使用了DDR2芯片作為緩存芯片,使用了SPARTAN-6芯片自帶的MCB控制器來控制DDR2的讀寫操作。在此平臺(tái)上,作者進(jìn)行了插值算法的邏輯設(shè)計(jì)。該邏輯設(shè)計(jì)的特點(diǎn)在于使用了
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA與DDR2的視頻轉(zhuǎn)換系統(tǒng)設(shè)計(jì)實(shí)現(xiàn).pdf
- 基于FPGA面向醫(yī)用CT三維圖像重建系統(tǒng)DDR2接口的設(shè)計(jì)與實(shí)現(xiàn).pdf
- DDR2控制器IP的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 基于FPGA的DDR2 SDRAM控制器設(shè)計(jì).pdf
- 基于usb2.0與ddr2的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
- 視頻圖像縮放的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的DDR2 SDRAM UDIMM內(nèi)存故障注入工具的設(shè)計(jì).pdf
- 基于DDR3的CMOS高速圖像采集系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于Spartan-3 FPGA的DDR2 SDRAM存儲(chǔ)器接口設(shè)計(jì).pdf
- 基于FPGA實(shí)現(xiàn)的帶有減小DRAM寫延遲的Cache的DDR2控制器的設(shè)計(jì).pdf
- 實(shí)時(shí)圖像消旋與無級(jí)縮放技術(shù)研究及FPGA+DDR實(shí)現(xiàn).pdf
- DDR2 SDRAM控制器的研究與實(shí)現(xiàn).pdf
- 基于Stratix Ⅳ FPGA雙DDR2接口的信號(hào)完整性與時(shí)序分析.pdf
- 基于FPGA的DDR3設(shè)計(jì)與實(shí)現(xiàn).pdf
- 適用于DDR SDRAM和DDR2 SDRAM的控制器的設(shè)計(jì).pdf
- 基于DDR2 SDRAM的任意波形發(fā)生模塊設(shè)計(jì).pdf
- 任意比例實(shí)時(shí)圖像縮放IP核的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 圖像縮放算法的研究與FPGA設(shè)計(jì).pdf
- DDR2 SDRAM控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 基于fpga的ddr2存儲(chǔ)器控制器設(shè)計(jì)-河北科技大學(xué).
評(píng)論
0/150
提交評(píng)論