基于DDR2的DSO大容量存儲研究.pdf

1、隨著電子科學技術的發(fā)展，對電子檢測設備的要求也日益提高。DSO(數(shù)字存儲示波器)作為極為常用的檢測工具也需要在性能上不斷的提高，并且FPGA，微處理器以及A/D，存儲器芯片的發(fā)展也為DSO的進一步發(fā)展提供了便利。 近年來隨著ADC的不斷發(fā)展，其最高采樣率已經(jīng)達到了幾十GSPS。所以在使用這類高速ADC進行采樣的情況下，就需要能在速度和容量上與之匹配的存儲器作為高速海量緩存才能滿足需要。因為FPGA的設計靈活性、更強的適應性及可重

2、構性，結合DDR2SDRAM的高速、大容量以及價格優(yōu)勢，所以已經(jīng)被廣泛的應用在了各個領域，尤其在設計高速實時數(shù)據(jù)采集系統(tǒng)時更是受到了廣泛的關注。 本文重點研究了基于FPGA和DDR2 SDRAM的DSO高速數(shù)據(jù)采樣存儲技術，為DSO系統(tǒng)的大容量存儲設計提供了新的思路。在本論文里首先介紹了DDR2 SDRAM的工作時序特性與DDR2 SDRAM控制器的功能、要求，然后例舉了目前業(yè)界的較為普遍的設計架構，并通過對Altera公司的高

3、性能FPGA和DDR2存儲原理的深入研究，提出了適用于DSO的高速數(shù)據(jù)采集存儲方案，達到了存儲深度達到每通道各256MB的指標要求。因為選用的DDR2 SDRAM海量存儲方案，所以對于系統(tǒng)可以在更長的時間內(nèi)對信號進行采集存儲，以便于對更長采樣周期的信號進行分析。通過這個海量存儲方案，可以對長時間的記錄進行查看以尋找自己所關心的信號波形。當存儲器完成存儲之后，DSP就可以開始用自己的時鐘頻率從存儲器取數(shù)據(jù)然后進行顯示以及其他處理。

4、 本論文通過高性能FPGA以及DDR2 SDRAM存儲器實現(xiàn)了高速海量的數(shù)據(jù)采集存儲方案并可以應用在2GSPS高速數(shù)據(jù)采樣率的數(shù)字存儲示波器中，滿足其高速、海量存儲的要求。并對Altera的Stratix2 FPGA實現(xiàn)DDR2內(nèi)存接口的設計與實現(xiàn)進行了詳細闡述。通過。FPGA提供了I/O模塊和邏輯資源，從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、例化、經(jīng)過仔細仿真和時序分析，以確保存儲器接