基于DDR的大容量高速存儲裝置研究.pdf

1、在信息爆炸時代，如何實(shí)現(xiàn)數(shù)據(jù)高速大容量存儲逐漸成為一個亟待解決的問題。通過對DDR存儲器研究并借鑒SATA替代ATA這種并行通信改進(jìn)為串行通信的方法，本研究提出SDDR存儲器的方案設(shè)計(jì)，然后基于SDDR存儲器將系統(tǒng)進(jìn)一步擴(kuò)展為SDDR存儲陣列。采用文件系統(tǒng)方式對存儲陣列的數(shù)據(jù)管理，在擴(kuò)大容量的同時實(shí)現(xiàn)數(shù)據(jù)在傳輸速度和存取效率上的雙提高。
　　針對設(shè)計(jì)方案，本研究實(shí)現(xiàn)了硬件電路板的設(shè)計(jì)并通過代碼調(diào)試驗(yàn)證。
　　具體如下:

2、>　　1.定義SDDR存儲系統(tǒng)數(shù)據(jù)傳輸?shù)膸袷?。闡述SDDR存儲器的設(shè)計(jì)方案。用VHDL語言描述主機(jī)接口、主機(jī)端和存儲器的統(tǒng)一節(jié)點(diǎn)接口、只寫總線和轉(zhuǎn)換單元等模塊的設(shè)計(jì)。通過程序調(diào)試仿真以及對系統(tǒng)進(jìn)行了性能分析。
　　2.介紹SDDR存儲陣列的構(gòu)建過程。在SDDR存儲器的基礎(chǔ)上，通過改進(jìn)主機(jī)接口和拆分整合主機(jī)數(shù)據(jù)等來完善SDDR存儲陣列的功能，用VHDL語言描述模塊設(shè)計(jì)并通過調(diào)試仿真并對系統(tǒng)進(jìn)行了性能分析。
　　3.硬件電路設(shè)

3、計(jì)焊接調(diào)試和對系統(tǒng)板級驗(yàn)證。根據(jù)系統(tǒng)實(shí)現(xiàn)的功能，得出整個硬件平臺的設(shè)計(jì)方案，并介紹了選取合適芯片的方法，然后根據(jù)FPGA芯片的外圍接口特點(diǎn)設(shè)計(jì)DDR存儲器模塊、電源模塊、以太網(wǎng)模塊和串口模塊等電路原理圖。對PCB布局布線，系統(tǒng)采用12層的PCB結(jié)構(gòu)。對焊接調(diào)試過程出現(xiàn)的問題以及應(yīng)對修改方法等注意事項(xiàng)，也作了較詳細(xì)的介紹。通過整個硬件電路調(diào)試驗(yàn)證了SDDR存儲陣列設(shè)計(jì)的正確性。
　　4.文件系統(tǒng)訪問SDDR存儲陣列方案設(shè)計(jì)。對SDD

4、R存儲陣列內(nèi)存進(jìn)行管理，介紹存儲陣列的文件系統(tǒng)結(jié)構(gòu)，講述文件格式化、存儲和讀取的設(shè)計(jì)過程。
　　SDDR存儲陣列是一種新型存儲系統(tǒng)，利用統(tǒng)一節(jié)點(diǎn)接口和只寫總線搭建架構(gòu)，并且在FPGA上建立合理的文件系統(tǒng)管理存取數(shù)據(jù)。系統(tǒng)通過提高只寫總線的傳輸速度、在只寫總線上掛載多個存儲器和構(gòu)成陣列形式實(shí)現(xiàn)數(shù)據(jù)存取速率的提高和存儲容量的擴(kuò)大。目前，SDDR存儲陣列的方案在自己設(shè)計(jì)的電路板上已得到驗(yàn)證，串行時鐘達(dá)到450MHz，內(nèi)存空間為8路DDR