版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、華中科技大學(xué)碩士學(xué)位論文用于固態(tài)硬盤的DDR2控制器設(shè)計(jì)姓名：賴海生申請學(xué)位級別：碩士專業(yè)：集成電路工程指導(dǎo)教師：劉政林20110527華中科技大學(xué)碩士學(xué)位論文IIAbstractAstheacceleratingspeedofCPUoperationtraditionalmechanicalharddiskwhichisreadingwritingslowlyhavebecomethebottleneckofcomputewhichr
2、esultinthedevelopmentofsolidstatedisk.WecanexpectthatSSDwillbeappliedlargely.FlashisthestagemediainmostSSD.Afterreachcertainwriteendurancethereliabilityofflashwillberapidlyreducedthetransferrateofflashismuchsmallerthanth
3、eSSDexternaltransferrate.IntroducingDDR2asthecacheofSSDcannotonlysolvetheproblemofinconsistenttransferratebutalsocanextendthelifeofflashbymergingwritingoperationreducingthenumberofwritingerasing.AccdingtotheJEDECDDR2star
4、dwecarriedouttheDDR2controllerfunctionaldivisionimplementthefunctionofeachmoduleusinghardwaredeionlanguage.WefocusedonanalyzingthedifficultyoftheDDR2controllerthedatacalibrationusedafourstepcalibrationtoachievethereading
5、datatransitionfromtheDQSdomaintothesystemclockdomain.ByanalyzingtherelationshipbetweentimingperfmanceofDDR2combiningtheapplicationofSSDweoptimizedtheperfmanceoftheDDR2controllerwhichimprovedthebwidthutilizationwhilereduc
6、ingthepower.TheusageofpipelinetechnologyhidthecomparingupdatingtimeofreadingwritingaddresseswhichacceleratedtheprocessingofDDR2controller.BuiltinselftestmoduleprovidedtwotestmodesthatcanbeusedtotesttheDDR2chipgoodbad.Web
7、uiltstructuredtestplatfmtosimulateverifythedesignwhichgreatlyshtenedtheDDR2controllerverificationtime.WeusedFPGAtoverifythelogicalpartofDDR2controllerusedNanosimVCSmixedsignalsimulationtoverifythealldigitalDLLdelayline.K
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 用于固態(tài)硬盤的DDR2控制器設(shè)計(jì).pdf
- 適用于DDR SDRAM和DDR2 SDRAM的控制器的設(shè)計(jì).pdf
- 基于FPGA的DDR2 SDRAM控制器設(shè)計(jì).pdf
- DDR2 SDRAM控制器的設(shè)計(jì)與驗(yàn)證.pdf
- Gzip中的DDR2 SDRAM控制器的設(shè)計(jì).pdf
- DDR2控制器IP的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- DDR2 SDRAM控制器的研究與實(shí)現(xiàn).pdf
- 基于雙PLB總線DDR2存儲(chǔ)控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 基于FPGA的固態(tài)硬盤控制器設(shè)計(jì).pdf
- 基于fpga的ddr2存儲(chǔ)器控制器設(shè)計(jì)-河北科技大學(xué).
- DDR2內(nèi)存控制器的模塊設(shè)計(jì)和驗(yàn)證平臺(tái)技術(shù)研究.pdf
- 基于SATA接口的固態(tài)硬盤控制器設(shè)計(jì).pdf
- DDR2 SDRAM控制器物理層主從控制DLL的設(shè)計(jì).pdf
- 適用于DDR SDRAM的控制器設(shè)計(jì).pdf
- 基于SOPC的固態(tài)硬盤控制器的系統(tǒng)設(shè)計(jì).pdf
- 面向固態(tài)硬盤的閃存控制器研究.pdf
- 基于FPGA實(shí)現(xiàn)的帶有減小DRAM寫延遲的Cache的DDR2控制器的設(shè)計(jì).pdf
- 基于FPGA的IDE固態(tài)硬盤控制器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于sata2.0接口的固態(tài)硬盤控制器的設(shè)計(jì)與實(shí)現(xiàn)
- DDRⅡ SDRAM控制器設(shè)計(jì)實(shí)現(xiàn).pdf
評論
0/150
提交評論