CMOS射頻器件建模及低噪聲放大器的設(shè)計(jì)研究.pdf

1、近年來(lái)無(wú)線(xiàn)通信系統(tǒng)的蓬勃發(fā)展使得高集成度、低功耗的無(wú)線(xiàn)收發(fā)機(jī)成為學(xué)術(shù)界和工業(yè)界的研發(fā)熱點(diǎn)。無(wú)線(xiàn)市場(chǎng)曾一度被特征頻率更高的異質(zhì)結(jié)材料或硅基雙極型、BiCMOS技術(shù)所主導(dǎo)，但隨著CMOS工藝尺寸的不斷減小和工藝技術(shù)的不斷進(jìn)步，MOS晶體管的特征頻率已經(jīng)超過(guò)20GHz，甚至達(dá)到了100GHz，這一技術(shù)進(jìn)步將逐漸改變傳統(tǒng)的無(wú)線(xiàn)市場(chǎng)格局，使得研發(fā)全集成的CMOS無(wú)線(xiàn)收發(fā)機(jī)成為可能。 但是，由于傳統(tǒng)的CMOS工藝面向的是低頻模擬電路及數(shù)字電

2、路設(shè)計(jì)，因此應(yīng)用CMOS工藝實(shí)現(xiàn)全集成無(wú)線(xiàn)芯片的挑戰(zhàn)之一便是缺乏準(zhǔn)確的晶體管RF交流模型。因此，本文從討論晶體管的BSIM3v3模型與測(cè)試數(shù)據(jù)的差異出發(fā)，提出了一個(gè)包含柵極電阻模型和襯底電阻網(wǎng)絡(luò)模型的晶體管RF交流模型，并通過(guò)測(cè)試實(shí)驗(yàn)數(shù)據(jù)進(jìn)行了驗(yàn)證。 采用CMOS工藝實(shí)現(xiàn)射頻集成電路的另一個(gè)挑戰(zhàn)是缺乏準(zhǔn)確的晶體管噪聲模型。傳統(tǒng)的噪聲模型，無(wú)論是vanderZiel噪聲模型，還是BSIM3v3噪聲模型均采用長(zhǎng)溝近似建模，甚至忽略感

3、應(yīng)柵噪聲，與深亞微米的晶體管高頻噪聲存在著明顯的差異。本文在獲得晶體管RF交流模型的基礎(chǔ)上，通過(guò)溝道電阻模型，考慮了短溝道晶體管的溝道長(zhǎng)度調(diào)制效應(yīng)和熱載流子效應(yīng)，提出了晶體管溝道熱噪聲模型以及柵感應(yīng)噪聲模型，并通過(guò)測(cè)試數(shù)據(jù)進(jìn)行了模型驗(yàn)證。 接著，本文還研究了CMOS工藝中片上螺旋電感和片上變壓器的寬帶建模，通過(guò)考慮片上電感的襯底耦合與分布效應(yīng)，解決了窄帶電感模型無(wú)法準(zhǔn)確擬合片上電感的高頻特性問(wèn)題，并采用2.5D的EM仿真器對(duì)所提

4、出的兩個(gè)模型進(jìn)行了驗(yàn)證。 為了驗(yàn)證CMOS工藝中各種器件模型的準(zhǔn)確性以及采用CMOS工藝實(shí)現(xiàn)射頻電路的可行性，本文研究并設(shè)計(jì)了無(wú)線(xiàn)收發(fā)機(jī)中的關(guān)鍵模塊之一——低噪聲放大器。通過(guò)對(duì)各種拓?fù)浣Y(jié)構(gòu)的系統(tǒng)研究與論述，本文提出了兩種低功耗LNA的設(shè)計(jì)方法：變壓器耦合、折疊式共源共柵低噪聲放大器和反共源共柵低噪聲放大器，并給出了詳細(xì)的設(shè)計(jì)過(guò)程和仿真結(jié)果。 最后，本文采用TSMC0.2μmRFCMOS工藝實(shí)現(xiàn)了所提出的兩個(gè)低噪聲放大器電