版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、近年來,隨著低功耗、高速率無線通信協(xié)議的提出,利用低成本、低功耗及易集成的CMOS工藝實現(xiàn)射頻集成電路已成為當前研究的熱點。低噪聲放大器(LNA)作為射頻前端的重要功能單元,對系統(tǒng)的噪聲性能和靈敏度等指標有著決定性的作用,因此研究CMOSLNA有著重要的意義。
本文首先介紹了MOS晶體管的工作原理和高頻等效模型,然后探討了MOS管二端口網(wǎng)絡的噪聲模型。其次,分析和比較了各窄帶LNA的拓撲結(jié)構的優(yōu)缺點,對源簡并型LNA的設計
2、優(yōu)化方法進行了總結(jié),并著重分析了PCSNIMLNA結(jié)構,該結(jié)構具有噪聲性能優(yōu)良和高增益等特點。
本文設計了一個具有低噪聲和高增益的窄帶LNA,工作中心頻率為2.4GHz,電路基于PCSNIMLNA結(jié)構,并采用TSMC(臺積電)0.18μmCMOS工藝。在1.8V電源電壓下經(jīng)ADS2008軟件仿真,噪聲系數(shù)結(jié)果值為0.396dB,小于1dB,表明采用噪聲優(yōu)化技術后電路取得了較優(yōu)良的噪聲系數(shù);然而噪聲優(yōu)化技術會導致系統(tǒng)增益的惡
3、化,為提高系統(tǒng)增益,在晶體管M1和M2級間引入了一并聯(lián)電感電容,以抵消級間寄生效應,從而達到提高系統(tǒng)增益和優(yōu)化噪聲性能的目的,仿真結(jié)果表明,增益超過了20dB。此外,2.4GHz中心頻率時,電路的S參數(shù)S11=-28.729dB,S22=-27.530dB,表明電路的輸入輸出匹配良好。
本文還設計了一個具有低噪聲和高線性的超寬帶LNA,該電路基于窄帶LNA結(jié)構,并在此結(jié)構的基礎上引入高階帶通濾波器,完成了3.0-5.0GH
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- CMOS電流模式射頻低噪聲放大器.pdf
- CMOS射頻前端低噪聲放大器研究與設計.pdf
- CMOS射頻低噪聲放大器的研究與設計.pdf
- CMOS射頻前端中低噪聲放大器的設計.pdf
- 射頻CMOS低噪聲放大器設計及其功耗優(yōu)化.pdf
- CMOS低噪聲放大器研究與設計.pdf
- 射頻超寬帶CMOS低噪聲放大器的研究.pdf
- 一種CMOS射頻低噪聲放大器的設計.pdf
- 基于CMOS工藝的射頻低噪聲放大器的設計.pdf
- 射頻集成低噪聲放大器的分析與設計.pdf
- CMOS超寬帶低噪聲放大器.pdf
- RF CMOS低噪聲放大器研究.pdf
- CMOS低噪聲放大器的設計與優(yōu)化.pdf
- 射頻元件模型分析與低噪聲放大器設計.pdf
- 超寬帶CMOS低噪聲放大器設計.pdf
- 射頻MOSFET噪聲模型研究及CMOS工藝低噪聲放大器設計.pdf
- CMOS射頻器件建模及低噪聲放大器的設計研究.pdf
- SOI CMOS低噪聲放大器的研究與設計.pdf
- CMOS低噪聲放大器的IC設計與研究.pdf
- CMOS低噪聲放大器的分析研究.pdf
評論
0/150
提交評論