CMOS射頻前端低噪聲放大器和混頻器的設(shè)計(jì).pdf

1、伴隨CMOS工藝的進(jìn)步,CMOS器件特征頻率的不斷提高,以往射頻收發(fā)芯片常用的雙極工藝、GaAs工藝正在逐漸被更加廉價(jià)的CMOS工藝所取代。CMOS工藝不僅具有相對(duì)較低的價(jià)格和功耗,而且更加便于集成。但是由于CMOS固有的問(wèn)題如襯底損耗等問(wèn)題需要改進(jìn)與解決,所以在接下來(lái)一段時(shí)間內(nèi)采用CMOS工藝設(shè)計(jì)射頻收發(fā)機(jī)將是熱點(diǎn)研究領(lǐng)域。2.4GHz作為國(guó)際通用的ISM(工業(yè)、科學(xué)和醫(yī)療)頻段,802.11b/g/n無(wú)線局域網(wǎng)、藍(lán)牙、Zigbee等

2、均工作在此頻段,市場(chǎng)應(yīng)用十分廣泛。隨著人們對(duì)于無(wú)線通信設(shè)備的小型化、低功耗、低成本要求越來(lái)越高,研究如何提高工作于2.4GHz頻段接收機(jī)前端模塊性能具有十分重要的意義。
　　論文首先介紹了幾種常見(jiàn)的接收機(jī)結(jié)構(gòu)。比較了超外差式、零中頻以及低中頻收發(fā)機(jī)結(jié)構(gòu)的優(yōu)點(diǎn)、缺點(diǎn)以及主要應(yīng)用范圍,零中頻接收機(jī)以其高集成度及低制造成本優(yōu)勢(shì)引起了越來(lái)越多人的關(guān)注。在此基礎(chǔ)上,對(duì)CMOS射頻前端中關(guān)鍵電路-低噪聲放大器和混頻器展開(kāi)了研究。論文根據(jù)低噪聲

3、放大器與混頻器設(shè)計(jì)原理并結(jié)合零中頻接收機(jī)結(jié)構(gòu)的特點(diǎn),設(shè)計(jì)出了基于源簡(jiǎn)并電感結(jié)構(gòu)的低噪聲放大器和無(wú)源混頻器的射頻前端電路。論文的主要工作有:
　　(1)設(shè)計(jì)了一個(gè)全差分結(jié)構(gòu)的低噪聲放大器,該低噪聲放大器具有良好的線性度和噪聲性能。該低噪聲放大器在共源 MOS管柵源端并聯(lián)一個(gè)電容來(lái)減少共源管的噪聲貢獻(xiàn)和柵級(jí)匹配電感的大小;匹配電感的減小降低了輸入端的串聯(lián)電阻,進(jìn)一步降低了低噪聲放大器的等效輸入噪聲。為了在特定工藝下實(shí)現(xiàn)上述電容容值的快

4、速選取,論文提出了一種低噪聲放大器快速優(yōu)化設(shè)計(jì)方法。該方法基于給定工藝的工藝參數(shù),以噪聲系數(shù)為優(yōu)化目標(biāo),選取最優(yōu)的并聯(lián)電容容值和相應(yīng)的匹配電感感值。
　　(2)設(shè)計(jì)了一個(gè)電流模式的無(wú)源混頻器,采用電流模式的無(wú)源混頻器降低了電路噪聲提高了電路線性度,尤其對(duì)于CMOS工藝來(lái)說(shuō)極大的降低閃爍噪聲對(duì)混頻器的影響。在跨阻放大器設(shè)計(jì)時(shí),通過(guò)合理的選擇電路結(jié)構(gòu)以及管子參數(shù),使得電路噪聲性能十分優(yōu)秀。
　　整個(gè)設(shè)計(jì)基于臺(tái)積電(TSMC)90

5、nm CMOS工藝,利用Cadence SpectreRF仿真設(shè)計(jì)電路,采用Virtuoso Layout繪制版圖并流片測(cè)試。仿真結(jié)果表明:低噪聲放大器的噪聲系數(shù)為2.2dB,增益為15dB,輸入1dB壓縮點(diǎn)在-13.2dBm,輸入三階交調(diào)點(diǎn)在-0.12dBm。無(wú)源混頻器的單邊帶噪聲系數(shù)為-6.9dB,轉(zhuǎn)換增益為-5.2dB,輸入1dB壓縮點(diǎn)為3.7dBm,輸入三階交調(diào)點(diǎn)為8.9dBm。跨阻放大器的輸入等效噪聲為4.546nV/√Hz從