射頻CMOS低噪聲放大器設(shè)計(jì)及其功耗優(yōu)化.pdf

1、射頻低噪聲放大器（LNA）主要用于對(duì)從天線(xiàn)接收到的微弱信號(hào)進(jìn)行放大，提高信號(hào)噪聲比。作為整個(gè)射頻接收機(jī)的最前端電路，低噪聲放大器的噪聲系數(shù)、增益、線(xiàn)性度將對(duì)整個(gè)無(wú)線(xiàn)通信系統(tǒng)的工作產(chǎn)生極大影響。
　　隨著CMOS工藝特征尺寸不斷減小，CMOS器件的高頻特性也在不斷提升，與傳統(tǒng)的射頻工藝（如砷化鎵工藝、雙極型半導(dǎo)體工藝等）相比，CMOS工藝變得越來(lái)越有競(jìng)爭(zhēng)力，并且CMOS工藝具有低功耗和高集成度的特點(diǎn)，因此CMOS工藝將是未來(lái)芯片的主

2、流發(fā)展方向。
　　目前，無(wú)線(xiàn)網(wǎng)絡(luò)技術(shù)廣泛普及，ISM2.4G公用頻段有限的信道資源已消耗殆盡，為了解決2.4G無(wú)線(xiàn)網(wǎng)絡(luò)信道擁擠的難題，IEEE組織不斷地推出新的無(wú)線(xiàn)通信標(biāo)準(zhǔn)。而其中5G無(wú)線(xiàn)通信標(biāo)準(zhǔn)的推出將是解決當(dāng)前難題的有效方法。
　　本文研究的是基于CMOS工藝的5G頻段低噪聲放大器設(shè)計(jì)。使用180nm Chrt18rf工藝，文中詳細(xì)研究了工藝中所用到的各種器件，并對(duì)它們的等效電路模型和噪聲機(jī)理進(jìn)行了建模研究，接著還提出了

3、一種比傳統(tǒng)計(jì)算法更精確和快速的圖形輔助低噪聲放大器設(shè)計(jì)法。而且，該方法還可以實(shí)現(xiàn)最小噪聲和最小反射系數(shù)的同時(shí)匹配。設(shè)計(jì)中使用了獨(dú)立的片上螺旋電感工藝庫(kù)，大大地提高了片上螺旋電感的品質(zhì)因數(shù)和設(shè)計(jì)的自由度。
　　本文設(shè)計(jì)的射頻CMOS低噪聲放大器，工作頻率為5.25GHz，對(duì)應(yīng)的電壓增益為15.2dB，噪聲系數(shù)小于2dB，S11小于-15dB，在1.8V供電電壓下電路的功耗小于10mW，1dB壓縮點(diǎn)為-18dBm，IIP3為-5dBm