VSIPL并行化中處理器映射機(jī)制的研究.pdf

1、實(shí)時(shí)信號(hào)的處理消費(fèi)了全世界大部分的計(jì)算能力?？删幊滩⑿刑幚碓絹碓蕉嗟貞?yīng)用到廣泛多樣的信號(hào)處理中(例如科學(xué)計(jì)算、視頻處理、無線電、醫(yī)療、通訊、譯碼、雷達(dá)、聲納和成像)。在可編程系統(tǒng)中，主要的挑戰(zhàn)不是來自于硬件而是來自于軟件，明確地說，關(guān)鍵的技術(shù)障礙是如何允許用戶在高層次上寫代碼，同時(shí)又能完成性能要求，和保證代碼跨平臺(tái)的可移植性。
　　本課題是以提高信號(hào)處理庫對并行軟件的支持為目標(biāo)，重點(diǎn)研究了并行化過程中的處理器映射機(jī)制，涉及的內(nèi)容主

2、要包括三部分：操作的延遲管理、映射的劃分、處理過程的時(shí)序安排。
　　延遲管理部分要實(shí)現(xiàn)的目標(biāo)是處理優(yōu)先級(jí)約束，就是給定了信號(hào)流圖、處理器網(wǎng)絡(luò)和映像集合，找到一個(gè)擴(kuò)展的信號(hào)流圖和映像集合來滿足優(yōu)先級(jí)約束，同時(shí)滿足類型、隊(duì)列、存儲(chǔ)和計(jì)算約束。
　　映射劃分部分要解決的問題是連通性約束，就是給定了信號(hào)流圖，處理器網(wǎng)絡(luò)和映像集合，找到一個(gè)擴(kuò)展的信號(hào)流圖和映像集合滿足連通性約束，同時(shí)滿足類型隊(duì)列、存儲(chǔ)和計(jì)算約束。
　　時(shí)序安排要