多處理器并行計算硬件平臺研究.pdf_第1頁
已閱讀1頁，還剩85頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、雷達作為一種探測工具,經(jīng)過多年的發(fā)展已廣泛應(yīng)用于軍事和民用領(lǐng)域,雷達信號處理已成為信號處理領(lǐng)域最前沿技術(shù)之一?，F(xiàn)代雷達面臨著高精度、多目標(biāo)、抗干擾、自適應(yīng)和目標(biāo)識別等挑戰(zhàn),促進了雷達技術(shù)不斷發(fā)展,涌現(xiàn)了新的信號類型和處理算法,如超寬帶雷達(UWB)系統(tǒng)和數(shù)字波束形成(DBF)。因此研究雷達信號處理的硬件架構(gòu)和處理算法具有重要應(yīng)用價值。
　　由于單片DSP處理能力有限,傳統(tǒng)的單處理器平臺已經(jīng)難以滿足陣列雷達信號實時處理需求,并行計算

2、方法開始應(yīng)用于雷達信號處理,開發(fā)基于多DSP并行處理平臺以提高信號處理機的性能已成為解決運算瓶頸的最有效方法。
　　本文以“超寬帶隱藏活動目標(biāo)自適應(yīng)檢測技術(shù)”項目為背景,參照現(xiàn)有并行處理系統(tǒng),針對目前項目應(yīng)用需求,運用復(fù)合耦合技術(shù),設(shè)計了一個以兩片ADI公司的ADSP-TS201 DSP為運算核心,一片Xilinx的XC4VFX60 FPGA為數(shù)據(jù)交換中心,基于PCI-E接口與上位機通信的多DSP并行高速信號處理板,并作為超寬帶雷

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論