納米級電路光刻建模及可制造性設計研究.pdf

1、集成電路制造技術一直沿著摩爾定律向前進步，目前最先進的設計版圖的關鍵尺寸(Critical Dimension，CD)已經(jīng)達到了32nm．但是伴隨著先進制造的系統(tǒng)性偏差也越來越顯著，由于系統(tǒng)性偏差的效應可以用模型來模擬的，所以有必要研究一些關鍵的制造過程，通過模型預測來修正或者補償由于系統(tǒng)偏差帶來的影響。另外對于一些復雜的SoC設計而言，在物理設計簽收之后，僅僅依靠制造一方通過修改版圖設計(統(tǒng)稱為光學鄰近校正)而提高成品率的方法，已經(jīng)是

2、越來越困難。事實上，已經(jīng)迫切需要在設計的階段就考慮制造的影響，這就是納米級電路的可制造性設計概念?？芍圃煨栽O計技術是連接設計和制造的橋梁，通過這個接口，原本棘手的影響成品率的問題正在被一一解決．本論文就是在這樣的背景之下，探索如何獲得更為精確的現(xiàn)象經(jīng)驗型模型及解決版圖可制造性這兩大問題。下面概括本論文的主要研究內(nèi)容和創(chuàng)新點：
　　 基于類貝塞爾采樣函數(shù)的現(xiàn)象模型校準系統(tǒng)．一個面向超深亞微米光刻的模型必須要能夠將次級畸變因素考慮進

3、去，或者提供反映這些因素影響的參數(shù)。但是如果研究按照物理第一原理的方法來模擬這些畸變，會導致模擬時間過長，不適用于全芯片版圖的仿真要求。所以需要用經(jīng)驗的或者黑盒子模型來表征這些影響。前人的研究發(fā)現(xiàn)，這些影響因素依然是可以用一個TCC矩陣來表現(xiàn)的，但是TCC矩陣一般是比較大的，難以直接修改其參數(shù)來優(yōu)化。所以本文提出了一個新的流程．即先用一系列的類貝塞爾函數(shù)對TCC矩陣進行采樣，重新得到的矩陣，定義為BTCC，在尺寸上已經(jīng)是比較0小。然后選

4、擇對角元素通過遺傳的進化算法，來尋找全局最優(yōu)解。實驗結果表明，利用這種方法做的模型校準可以比較快速而準確地模擬設定的畸變影響。
　　 插入初始SRAF的逆向掩模綜合．傳統(tǒng)的光學鄰近校正技術是基于啟發(fā)式的迭代算法，將經(jīng)過切割后的線段在EPE(Edge Placement Error)的目標函數(shù)下迭代直到收斂．但是在工藝技術達到32nm及以下時，這種依賴線段進行迭代的方法已經(jīng)過于復雜，并且在校正精度上達不到預期的要求。因此需要重新回

5、歸到基于像素點直接數(shù)學求逆的掩模綜合技術。本文提出基于二維離散余弦變換的像素映射方式，在計算流程上先在掩模的主圖形附近插入初始的次分辨率輔助圖形(SRAF)，將這樣的版圖送入逆向綜合引擎，從而得出新的版圖。在插入SRAF的位置選取上研究了單個kernel的插入方式。實驗發(fā)現(xiàn)，插入初始SRAF的逆向掩模綜合技術可以比較好得優(yōu)化版圖，降低掩模的復雜度。
　　 基于自治OPC的可制造性設計．現(xiàn)有的光學鄰近校正引擎只能對圖形進行一般的校

6、正，不能在必要的地方對圖形做修改或者移動．本文創(chuàng)新性地提出了自治OPC(Autonomous OPC)的概念。OPC引擎可以結合新的數(shù)據(jù)表示方式對一些本來需要在布線階段或者布線后修補的地方進行自治校正．這即區(qū)別于傳統(tǒng)的在設計階段進行早期通過預測的方式避免熱點(HotSpots)，又有別于現(xiàn)有OPC軟件只有一定校正能力的事實。初期的實驗證實，這樣的全新的自治OPC的范例，可以在精確模型仿真的基礎上，通過局部的修改，達到使原本容易出現(xiàn)問題的