超深亞微米集成電路可制造性驗證與設計技術研究.pdf

1、當集成電路生產(chǎn)工藝發(fā)展到納米級時,利用現(xiàn)有的曝光設備(248nm和193nm),由于所謂的光學鄰近效應,集成電路制造廠商已經(jīng)無法制造出滿足電路功能要求的產(chǎn)品.在波長更小的光刻系統(tǒng)出現(xiàn)前,為了能利用現(xiàn)有設備解決集成電路的可制造性問題,工業(yè)界提出了對掩模作預失真(光學鄰近校正)和在掩模上加相位轉(zhuǎn)移模(移相掩模)等的掩模校正方法.這些校正方法的基本目的都是為了在已有的生產(chǎn)工藝設備基礎上制造出更小的特征尺寸,以使硅片上得到的圖形和設計的版圖相一

2、致.然而,由于在當前的集成電路設計流中,在設計出的版圖送到制造廠商前,電路的設計者并沒有考慮版圖對光學鄰近校正和交替移相掩模的友好性問題,這使得版圖中的一些圖形由于周圍條件的限制,如無法充分進行光學鄰近校正,無法進行交替移相掩模的處理等,從而使得版圖設計即使進行了校正處理,還存在大量光刻故障的可能性.因此,為了提高成品率,對版圖的可制造性驗證就是非常必要的工作.由于光學鄰近校正和交替移相掩模已經(jīng)成為最主要的掩模校正方法,因此該文主要針對

3、這兩種方法進行可制造性的驗證和設計.該文主要包括兩部分,第一部分主要介紹了光學鄰近校正的原理,光刻模擬算法和光學鄰近校正的實現(xiàn),并且基于軟件Nanoscope對一些進行過光學鄰近校正處理的設計進行可制造性檢查,并對結果進行總結.第二部分針對由傳統(tǒng)方法設計出的版圖不能滿足交替移相掩模要求的問題,介紹了一種基于標準單元的交替移相掩?？芍圃煨则炞C與設計的算法,包括針對暗場和亮場兩種不同環(huán)境版圖的算法.用這種方法對版圖進行檢查,可以找到標準單元