版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、本文對(duì)深亞微米集成電路工藝制備中的缺陷問題進(jìn)行了研究。主要內(nèi)容如下: (1)對(duì)于0.13微米動(dòng)態(tài)隨機(jī)存儲(chǔ)器電路,經(jīng)過缺陷檢測(cè)分析,發(fā)現(xiàn)在蝕刻工藝過程中,芯片邊緣會(huì)產(chǎn)生表面缺陷,修改了光刻工藝后,使晶片邊緣缺陷得到有效改善,并使良率提高接近2%。 (2)0.13微米邏輯產(chǎn)品的化學(xué)機(jī)械研磨工藝之后,對(duì)缺陷進(jìn)行檢測(cè)分析,發(fā)現(xiàn)在晶片邊緣有環(huán)狀的銅殘留。經(jīng)過多次實(shí)驗(yàn)后,采用了優(yōu)化研磨頭內(nèi)部密閉腔壓力分布加上適當(dāng)延長最后一道研磨程序
2、在軟研磨墊上的研磨時(shí)間兩種優(yōu)化方案,使晶圓的邊沿環(huán)狀金屬殘留幾乎不存在,良率提高了大約2%。 (3)對(duì)于0.18微米邏輯產(chǎn)品,采用掃描電鏡對(duì)缺陷進(jìn)行分析檢測(cè)發(fā)現(xiàn)在化學(xué)機(jī)械研磨工藝后,產(chǎn)品表面有輕微的研磨刮傷。通過實(shí)驗(yàn)和分析,采取改善研磨環(huán)境的清潔功能、在研磨液進(jìn)機(jī)臺(tái)前加裝一個(gè)過濾器和優(yōu)化研磨的控制程序進(jìn)行了改善,結(jié)果晶圓表面的刮傷降低了大約80%左右,產(chǎn)品良率提高了2~3%。 (4)在線下失效分析階段,根據(jù)現(xiàn)有的經(jīng)驗(yàn),總
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 深亞微米集成電路互連極限的研究.pdf
- 深亞微米集成電路的失效定位技術(shù).pdf
- 深亞微米集成電路的低功耗設(shè)計(jì).pdf
- 深亞微米級(jí)集成電路用大直徑CZSi單晶中微缺陷的研究.pdf
- 深亞微米集成電路制造中刻蝕機(jī)理工藝研究及應(yīng)用.pdf
- 深亞微米高速CMOS集成電路的ESD研究.pdf
- 深亞微米集成電路可制造性設(shè)計(jì)研究.pdf
- 深亞微米集成電路制造中的失效分析應(yīng)用.pdf
- 深亞微米級(jí)集成電路早期失效檢測(cè)的研究.pdf
- 深亞微米集成電路的互連建模與時(shí)序優(yōu)化.pdf
- 亞微米、深亞微米CMOS集成電路靜電保護(hù)結(jié)構(gòu)設(shè)計(jì)研究.pdf
- 深亞微米集成電路結(jié)構(gòu)-工藝及相關(guān)微分析技術(shù)研究.pdf
- 深亞微米工藝集成電路串?dāng)_控制技術(shù)的研究和優(yōu)化設(shè)計(jì).pdf
- 超深亞微米集成電路銅互連可靠性研究.pdf
- 深亞微米集成電路特征尺寸縮小的研究開發(fā)和應(yīng)用.pdf
- 深亞微米集成電路互連RC網(wǎng)絡(luò)約簡(jiǎn)算法分析.pdf
- 深亞微米集成電路自動(dòng)化流程設(shè)計(jì)方法研究.pdf
- 深亞微米CMOS工藝下模擬集成電路的數(shù)字增強(qiáng)技術(shù)研究.pdf
- 深亞微米EoPDH專用集成電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 深亞微米 CMOS 工藝下模擬集成電路的數(shù)字增強(qiáng)技術(shù)研究.pdf
評(píng)論
0/150
提交評(píng)論