已閱讀1頁，還剩60頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、伴隨著深亞微米集成電路時代的來臨,芯片的特征尺寸已經(jīng)縮小到納米尺度。更小的尺寸帶來的不僅僅是高速度、低功率的優(yōu)勢,還帶來了諸如漏電流、高散熱、亞波長光刻變形等等一系列大大影響著芯片性能和成品率的困難。
為了提高深亞微米設計芯片的成品率,降低產(chǎn)品的生產(chǎn)成本,要求芯片設計師在進行深亞微米芯片設計時必須具備制造意識,在芯片的設計階段就考慮和避免各種影響芯片性能和良率的因素。
芯片的可制造性設計,就是結合芯片制造廠的
2、規(guī)則找出芯片中可能會降低產(chǎn)品成品率的地方并加以改進,以保證芯片在制造生產(chǎn)中的成品率。
本文中,我們首先討論了制造過程中幾種主要影響產(chǎn)品成品率的因素,然后利用SynopsysHercules物理驗證工具和Proteus掩膜綜合工具,實現(xiàn)了針對上訴幾種因素的制造廠規(guī)則的檢查和版圖改善。
最后,本文從可制造性設計流程整體的角度,分析了影響全芯片可制造性設計流程運行效率的因素。通過對流程模塊的合并以及面向設計的流程優(yōu)
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 超深亞微米集成電路可制造性驗證與設計技術研究.pdf
- 深亞微米集成電路可測性設計及其綜合的研究.pdf
- 深亞微米集成電路的低功耗設計.pdf
- 深亞微米集成電路制造中的失效分析應用.pdf
- 深亞微米集成電路互連極限的研究.pdf
- 超深亞微米集成電路銅互連可靠性研究.pdf
- 深亞微米集成電路的失效定位技術.pdf
- 亞微米、深亞微米CMOS集成電路靜電保護結構設計研究.pdf
- 深亞微米集成電路制造中刻蝕機理工藝研究及應用.pdf
- 深亞微米高速CMOS集成電路的ESD研究.pdf
- 深亞微米集成電路自動化流程設計方法研究.pdf
- 超深亞微米集成電路可靠性設計與建模方法.pdf
- 集成電路超深亞微米互連效應與物理設計研究.pdf
- 深亞微米EoPDH專用集成電路的設計與實現(xiàn).pdf
- 深亞微米級集成電路早期失效檢測的研究.pdf
- 深亞微米集成電路的互連建模與時序優(yōu)化.pdf
- 深亞微米集成電路工藝制備中的缺陷問題研究.pdf
- 深亞微米集成電路互連RC網(wǎng)絡約簡算法分析.pdf
- 超深亞微米集成電路制造過程中光學鄰近效應模擬的研究.pdf
- 深亞微米集成電路時鐘線網(wǎng)的設計布線和優(yōu)化算法研究.pdf
評論
0/150
提交評論