混合信號系統(tǒng)芯片（SoC）的可測性設(shè)計(jì)研究與應(yīng)用.pdf

1、隨著信息技術(shù)和集成電路技術(shù)的快速發(fā)展，系統(tǒng)越來越復(fù)雜，系統(tǒng)芯片(SoC)的功能越來越強(qiáng)，規(guī)模越來越大，其設(shè)計(jì)與測試面臨著嚴(yán)重挑戰(zhàn)。如何合理地對SoC進(jìn)行可測性設(shè)計(jì)，如何構(gòu)建SoC的測試結(jié)構(gòu)，如何有效地測試SoC中的存儲器模塊等都成為SoC設(shè)計(jì)與測試的核心問題。 為了解決這些問題，本文結(jié)合實(shí)際工作(SOC58—001芯片)深入地研究了SoC設(shè)計(jì)中的關(guān)鍵技術(shù)和可測性設(shè)計(jì)技術(shù)；構(gòu)建了一種SoC的測試結(jié)構(gòu)；分析了測試調(diào)度問題；實(shí)現(xiàn)了SO

2、C58—001芯片中嵌入式存儲器的內(nèi)建自測試電路，并且針對存儲器模塊進(jìn)行了大量測試算法改進(jìn)和創(chuàng)新。同時(shí)把研究結(jié)論和成果應(yīng)用到SoC58—001芯片的設(shè)計(jì)和測試中。 首先，介紹了本課題的研究背景，研究了混合信號SoC的關(guān)鍵設(shè)計(jì)技術(shù)與可測性設(shè)計(jì)技術(shù)。其中包括基于IP復(fù)用的設(shè)計(jì)技術(shù)、自頂向下和自底向上相結(jié)合的開發(fā)流程以及可測性設(shè)計(jì)技術(shù)的一般原理、方法和實(shí)現(xiàn)?？紤]到測試中混合電路和存儲器模塊可能遇到的可測性問題，本文特別研究了SoC的測

3、試結(jié)構(gòu)與存儲器模塊的可測性設(shè)計(jì)。 其次，扼要闡述了一種混合信號系統(tǒng)芯片——SOC58—001芯片的基本功能和基本結(jié)構(gòu)，概述了SOC58—001芯片的設(shè)計(jì)思路和設(shè)計(jì)流程。 然后，針對SOC58—001芯片，提出了一種新型的SoC測試結(jié)構(gòu)。該測試結(jié)構(gòu)融合了IEEE1149.1標(biāo)準(zhǔn)、IEEE1149.4標(biāo)準(zhǔn)、IEEEP1500標(biāo)準(zhǔn)和測試接口等多種技術(shù)，能夠有效地測試SoC58—001芯片中數(shù)字電路模塊、模擬電路模塊和存儲器模塊

4、。本文詳細(xì)分析了該測試結(jié)構(gòu)的工作原理和工作模式。在實(shí)際測試工作中，還引入了測試調(diào)度和并行測試的概念，使SOC58—001芯片的測試時(shí)間更短，測試結(jié)構(gòu)更合理。 接著，著重研究了SOC58—001芯片中嵌入式存儲器的可測性設(shè)計(jì)問題。在分析了多種存儲器故障模型和測試算法的基礎(chǔ)上，提出了改進(jìn)的MarchSS算法和MarchC—算法，并實(shí)現(xiàn)了基于數(shù)據(jù)背景的MarchC—存儲器的BIST電路。隨后本文又分析了SRAM的失效機(jī)制與故障模型的關(guān)

5、系，特別針對SRAM的偽讀破壞故障和數(shù)據(jù)保持故障提出了對原有MarchC—算法的一種改進(jìn)算法。同時(shí)提出了一種新的存儲器測試算法——March58算法。實(shí)驗(yàn)數(shù)據(jù)表明，優(yōu)化后的MarchC—算法和March58算法與原有算法相比，在測試時(shí)間和故障覆蓋率上都有所提高。 最后將文中提出的可測性設(shè)計(jì)技術(shù)和測試結(jié)構(gòu)應(yīng)用到SoC58—001芯片的具體設(shè)計(jì)中，并給出了該芯片的后端版圖設(shè)計(jì)方法與芯片流片之后的測試結(jié)果。證明了本文所提方法的有效性。