數(shù)字信號(hào)處理DSP芯片的可測(cè)性設(shè)計(jì)研究與實(shí)現(xiàn).pdf

1、早期的集成電路測(cè)試主要通過(guò)功能測(cè)試向量來(lái)完成，但隨著系統(tǒng)復(fù)雜度的不斷提高和工藝技術(shù)的日益發(fā)展，可測(cè)性設(shè)計(jì)已經(jīng)成為了集成電路設(shè)計(jì)所必不可少的輔助設(shè)計(jì)手段。本論文的工作目標(biāo)是針對(duì)集成電路設(shè)計(jì)和制造技術(shù)的發(fā)展新趨勢(shì)，構(gòu)建了數(shù)字信號(hào)處理器DSP的可測(cè)性設(shè)計(jì)解決方案。 可測(cè)性設(shè)計(jì)即調(diào)整電路的內(nèi)部結(jié)構(gòu)，使電路變得易測(cè)。本文針對(duì)DSPF240的結(jié)構(gòu)特點(diǎn)，研究并實(shí)現(xiàn)了邊界掃描、內(nèi)部部分掃描和內(nèi)建自測(cè)試三種可測(cè)性設(shè)計(jì)技術(shù)，取得了良好的效果。

2、 邊界掃描測(cè)試是針對(duì)芯片的應(yīng)用系統(tǒng)進(jìn)行測(cè)試的；本文按照IEEE1149.1標(biāo)準(zhǔn)詳細(xì)設(shè)計(jì)了邊界掃描測(cè)試系統(tǒng)，應(yīng)用到芯片內(nèi)部測(cè)試，節(jié)約了測(cè)試I/O口消耗，簡(jiǎn)化了測(cè)試過(guò)程。為了克服時(shí)序電路由于狀態(tài)很難確定所導(dǎo)致的測(cè)試復(fù)雜度，采用了掃描技術(shù)；根據(jù)芯片的實(shí)際情況，設(shè)計(jì)了基于MUX的全掃描結(jié)構(gòu)，既得到了較高的故障覆蓋率，又對(duì)芯片面積影響較小，達(dá)到了較好的效果。 由于定點(diǎn)DSPF240芯片內(nèi)有SRAM，而SRAM的片外測(cè)試比較困難且速度較慢