一種改進的亞閾型CMOS基準(zhǔn)電壓源.pdf

1、隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展,社會對集成電路的需求量越來越大,從宇航飛船、汽車再到手機?？梢哉f人們的生活越來越離不開這些半導(dǎo)體產(chǎn)品。也正是這些原因,人們對芯片的性能和種類有了越來越高的要求?；鶞?zhǔn)源也是芯片中極其重要的電路單元,芯片中基準(zhǔn)源的性能決定著芯片的性能。
　　 通過分析MOSFETs器件在亞閾區(qū)的工作特性,及分析G.Ciustolisi在文獻[3]中提出的基準(zhǔn)源結(jié)構(gòu)。再結(jié)合帶隙基準(zhǔn)的原理提出一種改進的亞閾型CMOS基準(zhǔn)電壓源。

2、這種基準(zhǔn)源采用簡單的CMOS結(jié)構(gòu),克服了雙極性晶體管工藝復(fù)雜的缺點；采用PTAT偏置電路來提供正溫度系數(shù)電壓,簡化了整體電路的結(jié)構(gòu)。電路采用TSMC0.18um CMOS工藝仿真,用HSPICE對電路進行仿真,結(jié)果顯示:1.8V的電源電壓和室溫下,低頻電源抑制比為-25dB,電源抑制比在頻域內(nèi)從1M以后開始降為0分貝。在[-40,100]℃的溫度范圍內(nèi),改進結(jié)構(gòu)的基準(zhǔn)輸出電壓的溫度系數(shù)為36.5ppm／℃。室溫時,輸出電壓為529mV。

3、結(jié)果表明,電路性能良好。但是電源抑制比在低頻域內(nèi)較低,在較高頻域內(nèi)基本為零,這是需要改進的地方。
　　 亞閾型CMOS基準(zhǔn)電壓源普遍存在一個問題,就是電源抑制比在低頻時不高(大約在-25dB),在高頻域內(nèi)基本為零的缺點。我們提出了兩種改進方法,第一種方法是在電源的輸出端后面添加電壓跟隨器模塊,用以實現(xiàn)提高PSRR在頻域內(nèi)的性能。第二種是在前端增加一個前置穩(wěn)壓模塊,使次級電路工作在較為穩(wěn)定的電壓下,通過這種方法來實現(xiàn)提高PSRR的

4、目的。我們采用TSMC0.18um CMOS工藝對電路進行HSPICE仿真發(fā)現(xiàn),增加電壓跟隨器模塊的電路的溫度系數(shù)沒有明顯變化。PSRR在較高頻域內(nèi)有明顯提高(從0提高到大約-25dB),而在低頻域內(nèi)沒有明顯改善。對于第二種改進方法仿真分析發(fā)現(xiàn),在[-40,100]℃的溫度范圍內(nèi),基準(zhǔn)源的溫度系數(shù)約為43.5ppm／℃,在室溫下輸出參考電壓約為590.6mV。改進后的PSRR在低頻域內(nèi)約為-51dB(比前面兩種結(jié)構(gòu)提高了約-25dB),