CMOS帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf

1、基準(zhǔn)電壓源電路是集成電路設(shè)計(jì)中一個(gè)不可或缺的單元模塊，被廣泛的應(yīng)用在各種模擬集成電路、數(shù)?；旌霞呻娐泛蛿?shù)字集成電路中。隨著集成電路特征尺寸的不斷的縮小，芯片的供電電壓和功耗不斷的降低，對(duì)基準(zhǔn)源的性能要求也越來(lái)越高?；鶞?zhǔn)源的精度、溫度、穩(wěn)定性以及電源電壓抑制比等參數(shù)將影響整個(gè)系統(tǒng)的精度和性能。基準(zhǔn)源輸出的基準(zhǔn)電壓要求非常穩(wěn)定，與外接電源電壓、溫度及工藝的關(guān)系很小。
　　本文設(shè)計(jì)了一種高PSRR的CMOS基準(zhǔn)電壓源電路。論文首先介紹

2、了基準(zhǔn)電壓的研究背景，國(guó)內(nèi)外發(fā)展?fàn)顩r，然后詳細(xì)介紹了帶隙基準(zhǔn)電壓源的基本原理、經(jīng)典電路結(jié)構(gòu)及相關(guān)性能指標(biāo)，并根據(jù)重點(diǎn)分析基準(zhǔn)精度提出相關(guān)溫度補(bǔ)償方法。為了提高溫漂系數(shù)，重點(diǎn)分析了VBE隨溫度的關(guān)系，采用一系列溫度補(bǔ)償?shù)姆椒▽?shí)現(xiàn)校準(zhǔn);為了提高基準(zhǔn)源電路的電源電壓抑制比，一方面采用電壓模基準(zhǔn)（同等條件下電壓模比電流模有更高的PSRR），另一方面采用二極管和預(yù)穩(wěn)壓電路，來(lái)達(dá)到箝位作用，大幅度降低了電源紋波對(duì)輸出基準(zhǔn)電壓的影響，達(dá)到高PSRR的

3、性能指標(biāo)。在提高PSRR的同時(shí)兼顧低功耗和面積等因素，綜合折中考慮。論文采用Cadence Spectre仿真器，基于TSMC0.35μm CMOS工藝對(duì)電路進(jìn)行仿真，仿真結(jié)果:在180℃溫度范圍內(nèi)（-55℃至125℃）溫度系數(shù)為15.82ppm/℃;并且低頻時(shí)電源電壓抑制比為83.46dB。
　　論文中所設(shè)計(jì)的基準(zhǔn)電壓源具有很高的PSRR，可作為L(zhǎng)DO，DC-DC等大系統(tǒng)的基準(zhǔn)模塊，亦可作為運(yùn)放里面或者溫度傳感器里面有高PSRR