版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、智能功率芯片(Smart Power Chip,SPC)作為一種集成了邏輯控制、故障保護(hù)、高壓驅(qū)動(dòng)及功率開關(guān)器件的數(shù)?;旌霞呻娐?,具有廣闊的應(yīng)用領(lǐng)域和良好的發(fā)展前景,目前在國(guó)內(nèi)的研究尚有所欠缺。作為智能功率芯片的重要組成部分,帶隙基準(zhǔn)電壓源需要具有寬輸入和高電源電壓抑制性能,以提升智能功率芯片整體的可靠性和精確性,應(yīng)對(duì)智能功率芯片復(fù)雜多變的工作環(huán)境。本文重點(diǎn)突出帶隙基準(zhǔn)電壓源的溫度系數(shù)、線性調(diào)整率和電源電壓抑制比,同時(shí)兼顧與靜態(tài)功耗、
2、最小工作電源電壓等其它關(guān)鍵參數(shù)之間的平衡。
本文首先詳細(xì)分析了智能功率芯片的實(shí)現(xiàn)原理和工作機(jī)制,然后深入研究了基準(zhǔn)電壓源特別是帶隙基準(zhǔn)電壓源的實(shí)現(xiàn)理論,并且著重分析論證了帶隙基準(zhǔn)電壓源的溫度特性和電源電壓特性,最后基于基準(zhǔn)電壓源的輸入特性和電源抑制特性的折衷關(guān)系,設(shè)計(jì)出了一種新穎的寬輸入、高電源電壓抑制性能的帶隙基準(zhǔn)電壓源。本文設(shè)計(jì)的帶隙基準(zhǔn)電壓源采用了一種新型的電壓預(yù)調(diào)節(jié)電路,可以有效提升電源電壓抑制性能,并且可以抑制較寬頻
3、率范圍內(nèi)的電源噪聲,同時(shí)保持較低的凈空限制(最小穩(wěn)定工作電源電壓),使電路可以工作在較寬范圍的電源電壓下;本帶隙基準(zhǔn)電壓源電路采用了一種新型的溫度補(bǔ)償方法,即利用載流子遷移率生成了非線性溫度項(xiàng)來(lái)抵消掉二極管電壓(VBE)中的非線性溫度項(xiàng),有效降低了輸出基準(zhǔn)電壓的溫度系數(shù),并且在很寬的溫度范圍內(nèi)依然保持低溫度系數(shù)。
本文采用了0.5μm600V絕緣體上硅(Silicon On Insulator,SOI)工藝進(jìn)行帶隙基準(zhǔn)電壓源的
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高精度高電源電壓抑制比CMOS帶隙基準(zhǔn)源設(shè)計(jì).pdf
- 高電源抑制比帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 高PSR帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 寬電源輸入范圍可調(diào)多值基準(zhǔn)電壓源的設(shè)計(jì).pdf
- 低電壓高電源抑制比帶隙基準(zhǔn)電路設(shè)計(jì).pdf
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- 高電源抑制帶隙基準(zhǔn)源的研究與設(shè)計(jì).pdf
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計(jì)研究.pdf
- 高性能BiCMOS帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 基于工藝偏差的帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 高精度低溫漂帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- CMOS Pipeline ADC-帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- 曲率補(bǔ)償帶隙基準(zhǔn)電壓源的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 帶數(shù)字自校正的CMOS帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 低壓低功耗CMOS帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 低電壓低功耗高精度的CMOS帶隙基準(zhǔn)電壓源.pdf
- 高電源抑制比和高精度基準(zhǔn)電壓源的設(shè)計(jì)與優(yōu)化.pdf
- 一種高精度帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- 低輸出、低溫度系數(shù)、寬溫度范圍帶隙基準(zhǔn)電壓源的設(shè)計(jì)與研究.pdf
- 高性能分段曲率補(bǔ)償帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論