高精度高電源電壓抑制比CMOS帶隙基準源設(shè)計.pdf

1、基準電壓源電路是集成電路設(shè)計中一個不可或缺的單元模塊，被廣泛的應(yīng)用在各種模擬集成電路、數(shù)?；旌霞呻娐泛蛿?shù)字集成電路中。隨著集成電路特征尺寸的不斷的縮小，芯片的供電電壓和功耗不斷的降低，對基準源的性能要求也越來越高。基準源的精度、溫度穩(wěn)定性以及電源電壓抑制比等參數(shù)將影響整個系統(tǒng)的精度和性能。
　　 由于帶隙基準源在電源電壓、功耗和穩(wěn)定性等方面具有優(yōu)勢，所以是目前主流的基準源電路。本文設(shè)計了一種高精度高電源電壓抑制比的CMOS帶隙

2、電壓基準源電路。論文首先介紹了帶隙電壓基準源的性能指標、基本原理和基本電路結(jié)構(gòu)，并重點分析了幾種高階溫度補償方法。為了實現(xiàn)低電源電壓工作，采用電流模結(jié)構(gòu)的帶隙基準電路；利用VBE線性化補償，實現(xiàn)了在低壓下的高階溫度補償；為了提高基準源電路的電源電壓抑制比，在傳統(tǒng)電路結(jié)構(gòu)上插入一級電壓減法電路，通過將電源電壓噪聲直接饋送到反饋環(huán)路中實現(xiàn)抑制電源噪聲。
　　 論文采用Cadence Spectre仿真器，基于SMIC0.18μm C