版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、逐次逼近型模數(shù)轉(zhuǎn)換器(ADC)具有中等轉(zhuǎn)換速率,精度高的特點(diǎn),適合實(shí)現(xiàn)12位到16位的ADC,在電池供電的儀表、工業(yè)控制和數(shù)據(jù)采集等領(lǐng)域有著廣泛的應(yīng)用。本文根據(jù)逐次逼近型ADC的特點(diǎn),研究并設(shè)計(jì)了適用于16位逐次逼近ADC的算法,并且對(duì)設(shè)計(jì)的芯片進(jìn)行了流片和測(cè)試。 在實(shí)現(xiàn)高精度的逐次逼近ADC時(shí),傳統(tǒng)電荷重分布的二進(jìn)制搜索算法過(guò)于簡(jiǎn)化,已經(jīng)不能滿足16位ADC設(shè)計(jì)的要求。本論文在逐次逼近算法上對(duì)傳統(tǒng)的二進(jìn)制搜索算法進(jìn)行優(yōu)化,并且
2、證明在芯片面積大大減小的條件下優(yōu)化后的算法能實(shí)現(xiàn)完全相同的功能;考慮到寄生電容的影響和工藝偏差,論文中還提出了耦合電容誤差校準(zhǔn)算法,并引入權(quán)電容失配校準(zhǔn)算法,用以提高ADC的精度。 在高精度的ADC設(shè)計(jì)中,算法與實(shí)際電路的緊密結(jié)合也是整個(gè)ADC設(shè)計(jì)中的重要環(huán)節(jié)。在總體電路設(shè)計(jì)的基礎(chǔ)上,論文在傳統(tǒng)的電荷重分布式逐次逼近DAC的基礎(chǔ)上加入誤差校準(zhǔn)電路以及相應(yīng)的誤差存儲(chǔ)和誤差積累電路,用以實(shí)現(xiàn)權(quán)電容失配校準(zhǔn)算法;耦合電容誤差校準(zhǔn)算法主
3、要是針對(duì)DAC中三個(gè)關(guān)鍵節(jié)點(diǎn)存在的寄生電容,所以在寄生參數(shù)提取后對(duì)核心電容進(jìn)行版圖優(yōu)化時(shí)根據(jù)計(jì)算值對(duì)兩個(gè)重要的耦合電容值進(jìn)行優(yōu)化,實(shí)現(xiàn)了耦合電容誤差校準(zhǔn)算法。這些算法對(duì)電路性能的提高,在16位電荷再分配逐次逼近型ADC的設(shè)計(jì)中通過(guò)Cadence環(huán)境下的Spectre仿真工具進(jìn)行后仿真得到了驗(yàn)證,并且在電路設(shè)計(jì)上確保16位精度的實(shí)現(xiàn)。 最后,芯片在0.6μm 2P3M BiCMOS工藝上流片成功,并在搭建的測(cè)試平臺(tái)上對(duì)ADC芯片進(jìn)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 12比特低功耗逐次逼近ADC設(shè)計(jì).pdf
- 10位逐次逼近型ADC芯片設(shè)計(jì).pdf
- 低功耗逐次逼近型ADC的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高速低功耗逐次逼近式ADC研究與實(shí)現(xiàn).pdf
- 基于時(shí)域量化的逐次逼近型ADC研究與設(shè)計(jì).pdf
- 一種10位逐次逼近ADC的設(shè)計(jì).pdf
- 逐次逼近式ADC的功耗與精度平衡設(shè)計(jì)研究.pdf
- 低壓、低功耗、高精度的逐次逼近型ADC設(shè)計(jì).pdf
- 基于精度的12位逐次逼近型ADC的研究與設(shè)計(jì).pdf
- 10位低功耗逐次逼近型ADC的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 一種10位逐次逼近型ADC的研究與設(shè)計(jì).pdf
- 12位電荷再分配逐次逼近型ADC的研究與設(shè)計(jì).pdf
- 一種高精度逐次逼近型ADC的校準(zhǔn)與實(shí)現(xiàn).pdf
- 高精度逐次逼近寄存器型ADC關(guān)鍵子電路研究設(shè)計(jì).pdf
- 基于65nm CMOS的10位低功耗逐次逼近ADC.pdf
- 基于終端電容復(fù)用開關(guān)策略的11位逐次逼近型ADC的研究與設(shè)計(jì).pdf
- 用于溫補(bǔ)晶振系統(tǒng)的12位逐次逼近型ADC設(shè)計(jì)與仿真.pdf
- 用于植入式系統(tǒng)的逐次逼近型ADC及其面積與功耗優(yōu)化技術(shù)研究.pdf
- 基于過(guò)零檢測(cè)器的逐次逼近-流水線混合型ADC研究.pdf
- 基于兩步式結(jié)構(gòu)的12bit高速低功耗逐次逼近型ADC研究.pdf
評(píng)論
0/150
提交評(píng)論