用于微加速度計電容自校準(zhǔn)電路的逐次逼近ADC設(shè)計.pdf_第1頁
已閱讀1頁，還剩60頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、模數(shù)轉(zhuǎn)換器(ADC)作為連接模擬電路和數(shù)字電路的橋梁,在工業(yè)、軍事領(lǐng)域都獲得了廣泛的應(yīng)用。過采樣ADC在所有類型ADC中具有最高的分辨率,全并行ADC具有最快的比較速度,相比于其它結(jié)構(gòu),逐次逼近ADC在精度和速度上采取了折中,并且具有低功耗低成本的優(yōu)勢。本課題設(shè)計的逐次逼近ADC應(yīng)用于微加速度計接口電路的電容自校準(zhǔn)模塊中,本文從逐次逼近ADC的工作原理入手,完成了逐次逼近ADC中核心電路模塊的設(shè)計和仿真和逐次逼近ADC系統(tǒng)的仿真。

2、>　　本課題基于0.5umCOMS工藝設(shè)計了12位逐次逼近ADC,其工作電壓為5V,采樣頻率250KS/s,輸入信號范圍0～5V。選擇電荷定標(biāo)式逐次逼近ADC結(jié)構(gòu),提高了逐次逼近ADC的精度;采用電荷再分配的方式實現(xiàn)二進(jìn)制搜索算法,有效的降低了系統(tǒng)功耗;分段電容結(jié)構(gòu)減小了電容陣列的總電容,有效減小了芯片面積和功耗;采用預(yù)放大級加鎖存比較器的級聯(lián)結(jié)構(gòu)設(shè)計了高速高精度比較器,對比較器采用失調(diào)校準(zhǔn)技術(shù)減小比較器的失調(diào)電壓,提高了比較器的比較精

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論