全數(shù)字逐次逼近寄存器延時(shí)鎖定環(huán)的設(shè)計(jì).pdf

1、隨著CMOS工藝技術(shù)的快速發(fā)展，芯片的集成度越來(lái)越高，更多的功能模塊被集成到同一個(gè)芯片上，構(gòu)成系統(tǒng)芯片或硅上系統(tǒng)，且其工作頻率已經(jīng)達(dá)到吉赫茲，時(shí)鐘偏差成為實(shí)現(xiàn)高速、高性能數(shù)字系統(tǒng)的瓶頸。因此，延時(shí)鎖定環(huán)被廣泛地用在數(shù)字信號(hào)處理器、多核系統(tǒng)芯片、微處理器、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器接口和專用集成電路中，以解決時(shí)鐘偏差和時(shí)鐘生成的問題。
　　 目前延時(shí)鎖定環(huán)可以分為全模擬、全數(shù)字和混合模式三大類。全數(shù)字延時(shí)鎖定環(huán)具有鎖定速度快，抵抗工藝、電

2、源、溫度、負(fù)載變化能力強(qiáng)，易于集成和工藝節(jié)點(diǎn)移植，成為工業(yè)界和學(xué)術(shù)界研究的熱點(diǎn)，其可以分為移位寄存器全數(shù)字延時(shí)鎖定環(huán)、計(jì)數(shù)器全數(shù)字延時(shí)鎖定環(huán)和逐次逼近寄存器延時(shí)鎖定環(huán)。逐次逼近寄存器全數(shù)字延時(shí)鎖定環(huán)由于采用二元非線性搜尋算法，可以達(dá)到很快的鎖定速度而備受青睞。
　　 傳統(tǒng)的逐次逼近寄存器式全數(shù)字延時(shí)鎖定環(huán)存在鎖定時(shí)間沒有理論極限值短、諧波鎖定和死鎖等問題。本文研究的重點(diǎn)是尋找一種改進(jìn)方案能同時(shí)解決這三個(gè)問題，設(shè)計(jì)并實(shí)現(xiàn)具有鎖定速

3、度快、無(wú)諧波鎖定和死鎖現(xiàn)象的新型全數(shù)字逐次逼近寄存器式延時(shí)鎖定環(huán)。新型全數(shù)字逐次逼近寄存器延時(shí)鎖定環(huán)采用可復(fù)位延時(shí)單元構(gòu)成數(shù)控延時(shí)線，使逐次逼近寄存器控制器的工作頻率和系統(tǒng)輸入時(shí)鐘的頻率一致，提高鎖定速度到理論極值，同時(shí)消除諧波鎖定現(xiàn)象，并降低功率消耗。通過在傳統(tǒng)窗口檢測(cè)相位比較器之前加入時(shí)鐘信號(hào)脈沖寬度展寬電路，使其能配合可復(fù)位數(shù)控延時(shí)線正確有效地工作。通過增加重啟電路模塊，并改進(jìn)傳統(tǒng)逐次逼近寄存器控制器終止電路模塊，使新型控制器具有