移位寄存器66798_第1頁
已閱讀1頁，還剩8頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、通過一個(gè)4位串入并出移位寄存器設(shè)計(jì)過程來介紹如何設(shè)計(jì)串入并出移位寄存器。例程代碼如下：LIBRARYIEEEUSEIEEE.STD_LOGIC_1164.ALLUSEIEEE.STD_LOGIC_ARITH.ALLUSEIEEE.STD_LOGIC_UNSIGNED.ALLENTITYsipoISPT(D_IN:INSTD_LOGICCLK:INSTD_LOGICD_OUT:OUTSTD_LOGIC_VECT(7DOWNTO0))END

2、sipoARCHITECTUREaOFsipoISSIGNALQ:STD_LOGIC_VECT(7DOWNTO0)BEGINP1:PROCESS(CLK)BEGINIFCLKEVENTCLK=1THENQ(0)=D_INFIIN1TO7LOOPQ(I)=Q(I1)ENDLOOPENDIFENDPROCESSP1D_OUT=QENDa【例621】用VHDL語言描述的8位串入并出移位寄存器的示例程序。(P215)LIBRARYIEEEUSE

3、IEEE.STD_LOGIC_1164.ALLENTITYs_p_shift8ISPT(shiftin:INSTD_LOGICclk_pulse:INSTD_LOGICuseieee.std_logic_1164.allentitypisoispt(data_in:instd_logic_vect(7downto0)clk:instd_logicnload:instd_logicdata_out:outstd_logic)endpiso

4、architecturefuncofpisoissignalq:std_logic_vect(7downto0)beginprocess(nloadclk)beginifnload=0thenq=data_inelsifclkeventclk=1thenq(1)=q(0)fiin1to7loopq(i)=q(i1)endloopendifendprocessprocess(nloadclk)beginifnload=0thendata_

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論