逐次逼近式ADC的功耗與精度平衡設計研究.pdf

1、集成電路設計已經(jīng)進入片上系統(tǒng)SoC階段，即在單個芯片上實現(xiàn)一個包含多個數(shù)字模塊和模擬模塊的系統(tǒng)集成。作為模擬信號和數(shù)字信號的轉(zhuǎn)換接口，數(shù)據(jù)轉(zhuǎn)換器成為SoC芯片中不可或缺的組成部分。進入新世紀以來便攜式電子設備和新興的生物醫(yī)學傳感器、無線傳感器網(wǎng)絡發(fā)展迅速，對A/D轉(zhuǎn)換器的精度和功耗提出了更高的要求。而逐次逼近式A/D轉(zhuǎn)換器因其具有結構簡單、工藝兼容性高、功耗低、轉(zhuǎn)換精度高等特點而越來越受到親睞。低功耗，高精度的逐次逼近式A/D轉(zhuǎn)換器設計

2、也成為學術界研究的熱點。
　　 本文分別深入分析了采樣開關工作狀態(tài)中的非理想因素，電荷注入效應以及元件間失配對A/D轉(zhuǎn)換器轉(zhuǎn)換精度的影響和新型集成電路工藝條件下，電源電壓不斷降低的對A/D轉(zhuǎn)換器中模擬模塊信噪比、速度、擺率等性能的影響和在低供電電壓下這些參數(shù)與功耗的關系，并著重分析了電源電壓的降低對A/D轉(zhuǎn)換器采樣開關和運算放大器的性能的影響。
　　 本研究基于以上理論分析，完成一款低壓低功耗12位1MS/s的SAR A