高速低抖動(dòng)CMOS鎖相環(huán)電路設(shè)計(jì).pdf

1、電荷泵鎖相環(huán)具有易集成、低功耗、無(wú)相差鎖定、低抖動(dòng)等優(yōu)點(diǎn)，運(yùn)用十分廣泛。在面向片上系統(tǒng)SOC的時(shí)鐘產(chǎn)生器的應(yīng)用中，電荷泵鎖相環(huán)在噪聲、功耗、面積等方面有了更高的要求。高速、低抖動(dòng)電荷泵鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)是論文的中心。本研究從系統(tǒng)、電路、版圖三個(gè)方面對(duì)電荷泵鎖相環(huán)的性能進(jìn)行了設(shè)計(jì)和優(yōu)化。主要內(nèi)容如下： ⑴在介紹環(huán)路結(jié)構(gòu)的基礎(chǔ)上，推導(dǎo)了電荷泵鎖相環(huán)的連續(xù)時(shí)間線性模型，并分析了它的穩(wěn)定性、動(dòng)態(tài)特性和噪聲特性，目的是得出系統(tǒng)環(huán)路參數(shù)的選

2、擇原則，為高速、低噪聲電荷泵鎖相環(huán)的系統(tǒng)級(jí)設(shè)計(jì)和優(yōu)化奠定理論基礎(chǔ)。 ⑵在電路理論方面，選擇合適的電路拓補(bǔ)結(jié)構(gòu)，根據(jù)系統(tǒng)設(shè)計(jì)的結(jié)果來(lái)設(shè)置合適的電路參數(shù)，仿真優(yōu)化并最終實(shí)現(xiàn)整個(gè)電荷泵鎖相環(huán)。論文分析電路實(shí)現(xiàn)時(shí)，主要考慮的方面是：鑒頻鑒相器的死區(qū)消除、電荷泵電流失配、壓控振蕩器的噪聲抑制及可編程環(huán)路分頻器的速度優(yōu)化等。重點(diǎn)研究了壓控振蕩器的設(shè)計(jì)及實(shí)現(xiàn)：優(yōu)化相噪特性，提高增益曲線線性度，給出了電荷泵鎖相環(huán)各個(gè)模塊的前仿真結(jié)果，后仿真結(jié)果

3、，以及整個(gè)系統(tǒng)的前仿真和后仿真結(jié)果。 ⑶在鎖相環(huán)設(shè)計(jì)方面，緊扣高速和低抖動(dòng)這兩個(gè)性能指標(biāo)，完成了從系統(tǒng)級(jí)、行為級(jí)到電路級(jí)的整個(gè)設(shè)計(jì)流程，并且對(duì)電路結(jié)構(gòu)部分進(jìn)行了詳細(xì)分析與介紹。 ⑷鎖相環(huán)采用Taiwan Semiconductor Manufacturing Corporation(TSMC臺(tái)積電)0．18μm，1P6M(單層多晶六層金屬)，1．8V混合信號(hào)CMOS工藝流片，芯片面積為600μm*400μm，在輸入?yún)⒖碱l