抗輻照低抖動鎖相環(huán)設計.pdf

1、鎖相環(huán)（PLL）設計是現代集成電路設計中一個非常重要的課題。主要功能有為芯片提供時鐘、時鐘同步以及時鐘數據恢復等。在輻射環(huán)境中，鎖相環(huán)容易產生較大的抖動或相位偏移，嚴重時發(fā)生振蕩終止的現象，導致整個芯片無法正常工作，進而給整個電子系統(tǒng)帶來災難性的后果[1]。隨著器件特征尺寸的縮減，這種現象不僅僅出現在太空輻射環(huán)境中，在較惡劣的地面環(huán)境中也有可能發(fā)生。而低抖動一直是鎖相環(huán)的一個重要的性能指標。相關研究表明，鎖相環(huán)的加固方法在一定程度上會引

2、入噪聲，會影響鎖相環(huán)的抖動性能。因此，對于鎖相環(huán)的設計來說抗輻照設計和低抖動設計是一個相互制約的問題。
　　本研究主要內容包括：⑴為了降低鎖相環(huán)的抖動，分析了各部件對鎖相環(huán)輸出相位噪聲的貢獻，結合鎖相環(huán)的非理想效應，給出了降低抖動的措施：采用了一款快速無死區(qū)的PFD，此PFD不存在反饋回路，響應速度快，有效降低了因PFD引入的噪聲；設計了一款新型的LPF，通過模擬可以看出其對電源噪聲以及控制電壓上的噪聲都起到了很好的抑制作用；設計

3、了一款消除電荷共享的電荷泵。并從理論上對上述設計進行了分析與解釋。⑵為了抗輻照加固，從電路級和工藝級兩個層面進行了研究。一方面從閂鎖效應產生的機理來研究抗閂鎖的方法，另一方面分析 CP中 SET效應，得到通過添加電阻可以起到加固的效果；對于VCO模塊，采用冗余的思想，設計了雙環(huán)互鎖的結構，和三模冗余相比，雖然加固效果差一點，但大大節(jié)省了面積和功耗。最后研究了三阱工藝的抗閂鎖能力和抗SET能力，合理的使用三阱工藝，可以使芯片得到很好的加固