版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、鎖相環(huán)在集成電路的設(shè)計中應(yīng)用非常廣泛。多相位鎖相環(huán)以其精準的多相位時鐘輸出在時鐘數(shù)據(jù)恢復(fù)電路和高速串行接口等電路設(shè)計中占有至關(guān)重要的地位。航天、航空事業(yè)的迅速發(fā)展要求電子系統(tǒng)在輻照條件下也能穩(wěn)定的工作。這就對航天設(shè)備中電子器件的抗輻照性能提出了非常高的要求,需要對多相位鎖相環(huán)進行抗輻照加固。然而,加固設(shè)計又會對多相位鎖相環(huán)的抖動性產(chǎn)生影響。針對上述問題,本文對130nm CMOS工藝的鎖相環(huán)進行了多相位時鐘輸出設(shè)計的實現(xiàn)。分析了多相位鎖
2、相環(huán)的環(huán)路參數(shù)對多相位鎖相環(huán)抗輻照效果的影響。研究了多相位鎖相環(huán)的設(shè)計實現(xiàn)及其抗輻照加固設(shè)計,同時對加固后的多相位鎖相環(huán)進行了功能驗證并給出了低抖動的優(yōu)化策略。本文主要研究工作如下:
?。?)對多相位鎖相環(huán)進行了系統(tǒng)級分析設(shè)計、行為級建模以及SET響應(yīng)分析。
為了滿足多相位鎖相環(huán)的穩(wěn)定性設(shè)計要求,從系統(tǒng)級對多相位鎖相環(huán)進行數(shù)學(xué)建模,進而對多相位鎖相環(huán)的環(huán)路參數(shù)進行了初步確定。為了實現(xiàn)多相位鎖相環(huán)的低抖動性設(shè)計,對噪聲進
3、行了建模分析,并從低噪聲的角度對環(huán)路參數(shù)進行了優(yōu)化。為了對多相位鎖相環(huán)的SET響應(yīng)進行分析,本設(shè)計建立了多相位鎖相環(huán)的simulink行為級模型,并在行為級模型的基礎(chǔ)上研究了各環(huán)路參數(shù)對多相位鎖相環(huán)SET響應(yīng)的影響,進而對各環(huán)路參數(shù)進行了再次優(yōu)化。
?。?)對多相位鎖相環(huán)進行了電路設(shè)計和抗輻照加固設(shè)計。
為了增強多相位鎖相環(huán)電荷泵的抗輻照能力及其對非理想因素的抑制能力,本設(shè)計在傳統(tǒng)的電荷泵基礎(chǔ)上實現(xiàn)了一種新的電荷泵結(jié)構(gòu)
4、。為了實現(xiàn)多相位振蕩器的低抖動性和抗輻照加固設(shè)計,本文從分支反饋結(jié)構(gòu)和對稱負載結(jié)構(gòu)的差分環(huán)形振蕩器兩種方案實現(xiàn)了多相位時鐘輸出。對兩種結(jié)構(gòu)的功能和性能進行了分析對比,最后對多相位振蕩器的偏置電路和延遲單元進行了抗輻照加固。本設(shè)計分頻器電路采用三模冗余結(jié)構(gòu)進行加固。
?。?)對多相位鎖相環(huán)進行了版圖級設(shè)計及功能驗證。
本文從低抖動的角度對多相位鎖相環(huán)進行了版圖實現(xiàn),并對版圖的抗SEL能力進行了分析。最后,對加固前后版圖進
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 抗輻照低抖動鎖相環(huán)設(shè)計.pdf
- 多相位數(shù)字延遲鎖相環(huán)研究與設(shè)計.pdf
- 高階多相位電荷泵鎖相環(huán)電路設(shè)計.pdf
- 一種多相位輸出延遲鎖相環(huán)的研究和設(shè)計.pdf
- 抗輻射鎖相環(huán)設(shè)計.pdf
- 鎖相環(huán)pll的設(shè)計與實現(xiàn)
- 鎖相環(huán)電路的設(shè)計及相位噪聲分析.pdf
- 自偏置鎖相環(huán)的設(shè)計與實現(xiàn).pdf
- 低噪聲寬頻率輸出抗SET鎖相環(huán)設(shè)計與實現(xiàn).pdf
- 全數(shù)字鎖相環(huán)電路的設(shè)計與實現(xiàn).pdf
- 可編程抗輻射鎖相環(huán)設(shè)計.pdf
- 基于FPGA的數(shù)字鎖相環(huán)設(shè)計與實現(xiàn).pdf
- 鎖相環(huán)頻率合成器的設(shè)計與實現(xiàn).pdf
- 電荷泵鎖相環(huán)的設(shè)計及其相位噪聲優(yōu)化.pdf
- 全數(shù)字鎖相環(huán)抖動和相位噪聲的研究.pdf
- 基于取樣鎖相與數(shù)字鎖相技術(shù)鎖相環(huán)的研究與實現(xiàn).pdf
- 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn).pdf
- 鎖相環(huán)的綜合設(shè)計.pdf
- CMOS鎖相環(huán)的研究與設(shè)計.pdf
- 高頻鎖相環(huán)的設(shè)計與仿真.pdf
評論
0/150
提交評論