版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、隨著集成電路工藝進入超深亞微米和納米時代,不斷增大的電路規(guī)模、不斷增加的功耗和日益凸現(xiàn)的物理效應(yīng)等問題,都成為集成電路自動化所面臨的新挑戰(zhàn)??焖侔l(fā)展的集成電路低功耗設(shè)計自動化需要多學(xué)科交叉研究,存在著大量的組合優(yōu)化和統(tǒng)計分析等問題,已成為該領(lǐng)域備受關(guān)注的研究熱點和前沿。工藝參數(shù)變動對電路性能(如速度和功耗)的影響越來越大,迫使低功耗設(shè)計輔助工具軟件必須考慮工藝參數(shù)變化對低功耗設(shè)計的影響。集成電路低功耗設(shè)計算法需要更為高效的電路時延和功耗
2、分析算法,所以如何提高電路時延和功耗統(tǒng)計分析的效率,不僅是電路時延和功耗統(tǒng)計分析領(lǐng)域的研究方向,也是電路低功耗設(shè)計統(tǒng)計方法研究進一步發(fā)展的關(guān)鍵??赡骐娐穼Φ凸脑O(shè)計有著潛在的優(yōu)勢。本文以可逆電路為背景,對結(jié)合物理因素的邏輯綜合和性能分析方法進行深入研究,旨在探討低功耗設(shè)計中以物理因素為中心的邏輯綜合優(yōu)化方法和性能分析方法。 本文深入分析了可逆電路的工作特點、綜合優(yōu)化及其性能分析問題,提出了相應(yīng)的綜合優(yōu)化方法并實現(xiàn)了該算法。研究了
3、可逆電路的面積和時延問題,采用矩陣模型和符號代數(shù)作為理論基礎(chǔ),提出了一種符號綜合方法;深入研究了可逆電路的時延分析問題,針對串?dāng)_對電路的時延帶來的影響,探討了串?dāng)_時延的計算方法,進一步在考慮面積、時延、串?dāng)_等約束下利用成本函數(shù)來指導(dǎo)綜合過程;深入分析和研究了性能分析問題,針對工藝參數(shù)變動對電路性能(如速度和功耗)的影響日益顯著的問題,提出了更加精確的電路時延和漏功耗分析方法;針對分析的復(fù)雜度和精確度問題,提出了面向性能的參數(shù)約簡方法;探
4、討了時空參數(shù)下的分析問題,取得了以下創(chuàng)新性的成果: ●將可逆電路映射到一個矩陣上,能夠方便地從中提煉出成本函數(shù)所必需的相關(guān)因子以及電路中任意點的輸入輸出值。在縮減所用門數(shù)量的同時,將減少垃圾線數(shù)作為次要目標(biāo)。將可逆邏輯綜合問題當(dāng)作多輸出邏輯綜合來處理,通過劃分確保每個劃分區(qū)中必要輸出為單輸出,利用符號代數(shù)方法找出每個劃分的候選門。通過附加額外的約束條件,將PPRM中的布爾運算映射為布爾多項式的運算,提出的一種以Grobner基為
5、數(shù)學(xué)基礎(chǔ)的分解策略來獲得候選門,既解決計算復(fù)雜性問題,又改善了電路的性能。 ●本文在綜合過程中考慮了串?dāng)_因素,通過信號波形間的距離,同時考慮波形間的形狀,分析波形之間的相關(guān)性,定義了波形相似性的概念,建立了串?dāng)_以及串?dāng)_時延的計算方法,提出了基于串?dāng)_優(yōu)化的交換線間排列的優(yōu)化方法。這是其他可逆電路綜合方法忽視的問題。在成本函數(shù)中,我們提出了權(quán)值確定算法,使我們能根據(jù)不同的優(yōu)化目標(biāo)找到適宜的結(jié)果。 ●在解決低功耗問題時,不能單
6、純依靠低功耗器件的選用,還必須與其他一些方法相結(jié)合來設(shè)計系統(tǒng)。本文將海森矩陣的概念引入到二次時延模型中,建立了改進的二次時延模型,糾正了現(xiàn)有二次模型分析中的方差分析錯誤,為下面的工作打基礎(chǔ)。本文提出了電路漏功耗的對數(shù)用改進的二次模型擬合方法,直接用工藝參數(shù)變動變量表達,并論證了這一擬合的正確性和合理性,簡化分析過程。 ●本文建立了一個層次化性能分析模型,根據(jù)電路的時延和漏功耗的對數(shù)的統(tǒng)一表達形式,提出了一種新穎的基于CH(Cor
7、relation—Hessianmatrix)的面向性能的參數(shù)約簡方法,保留部分重要參數(shù),減小計算規(guī)模。利用CH矩陣作約簡方法既考慮了工藝參數(shù)之間的依賴關(guān)系,又考慮到它們與高層次之間的關(guān)系,從而提高性能預(yù)算的精確度。探索時空參數(shù)變化下的參數(shù)模型,嘗試將工藝參數(shù)擴展到時空參數(shù)做討論。 本論文深入研究了可逆電路的綜合優(yōu)化問題以及工藝參數(shù)變化帶來的性能分析等新問題,具有很強的針對性和代表性,可以作為其他以低功耗設(shè)計為中心的集成電路自動
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 集成電路功耗估計及低功耗設(shè)計.pdf
- 航天專用低功耗集成電路設(shè)計.pdf
- 集成電路低功耗測試方法研究.pdf
- 集成電路低功耗設(shè)計方法研究【文獻綜述】
- 深亞微米集成電路的低功耗設(shè)計.pdf
- 低功耗高性能多米諾集成電路研究.pdf
- 低壓低功耗集成電路中電壓自舉電路的分析與設(shè)計.pdf
- 數(shù)字集成電路低功耗設(shè)計方法研究.pdf
- 低功耗CMOS集成電路設(shè)計方法的研究.pdf
- 數(shù)字集成電路低功耗優(yōu)化設(shè)計研究.pdf
- 集成電路低功耗方法及其應(yīng)用研究.pdf
- 低功耗可擴展FFT專用集成電路的設(shè)計.pdf
- 數(shù)字集成電路低功耗分析方法的研究.pdf
- 集成電路低功耗可測性設(shè)計技術(shù)的分析與實現(xiàn).pdf
- 集成電路VHDLRTL邏輯綜合研究.pdf
- 電能計量的低功耗集成電路實現(xiàn)及采樣方法研究.pdf
- 低功耗集成電路設(shè)計中的多重電力源技術(shù).pdf
- 低功耗混合邏輯電路設(shè)計.pdf
- 雙邏輯低功耗運算電路設(shè)計.pdf
- 模擬集成電路低功耗技術(shù)探討及軌對軌運放設(shè)計.pdf
評論
0/150
提交評論