模擬集成電路低功耗技術探討及軌對軌運放設計.pdf

1、功耗已經成為超大規(guī)模集成電路設計中除速度、面積之外需要考慮的第三維度。在CMOS集成電路中，在降低電源電壓從而有效降低數字電路平均功耗(與電源電壓的平方成正比)的同時，低電源電壓更給模擬集成電路的設計帶來了巨大的挑戰(zhàn)。運放作為模擬集成電路中的基本關鍵模塊，有著廣泛的應用，在電源電壓降低而閾值電壓不能隨之同比例降低的情況下，運放的共模輸入范圍和動態(tài)輸出范圍會相應變小。因此，可以實現共模輸入范圍為VSS～VDD的軌對軌技術就成為低壓、低功耗

2、模擬集成電路設計時需要重點關注的對象。如何在低壓低功耗條件下設計跨導恒定、性能指標較優(yōu)的軌對軌運放是本文研究的重點。 首先，論文在充分調研的基礎上深入探討了包括軌對軌技術在內的幾種典型模擬電路低功耗設計技術。 然后，建立1V恒定跨導軌對軌運放的研究平臺，對軌對軌技術進行深入研究。文中所設計運放的輸入級采用軌對軌技術，難點是實現跨導恒定，分別采用多種技術方法來實現軌對軌，包括三倍電流鏡技術、電平移位技術、最大電流選擇技術、

3、齊納二極管技術以及亞閾值技術等。為了實現軌對軌輸出，運放的輸出級采用反饋式AB類輸出級，設計的關鍵點是如何實現運放增益恒定并保證輸出失真較小，做到效率和失真的合理折中。 論文基于SMIC0.18um的CMOS標準工藝對設計進行仿真，所設計的五種恒跨導軌對軌運放的工作電壓為1V，功耗都低于100uW。從仿真結果來看，幾種放大器整體功耗較低、失真較小、共模抑制比較高，達到了預期的設計目標；同時也注意到，由于功耗的限制，幾種運放都有增