學(xué)習(xí)模擬集成電路的九個(gè)階段

1、學(xué)習(xí)模擬集成電路的九個(gè)階段 學(xué)習(xí)模擬集成電路的九個(gè)階段模擬集成電路大師與大家分享經(jīng)驗(yàn)：一段你剛開始進(jìn)入這行，對(duì) PMOS/NMOS/BJT 什么的只不過(guò)有個(gè)大概的了解，各種器件的特性你也不太清楚，具體設(shè)計(jì)成什么樣的電路你也沒什么主意，你的電路圖主要看國(guó)內(nèi)雜志上的文章，或者按照教科書上現(xiàn)成的電路，你總覺得他們說(shuō)得都有道理。你做的電路主要是小規(guī)模的模塊，做點(diǎn)差分運(yùn)放，或者帶隙基準(zhǔn)的仿真什么的你就計(jì)算著發(fā)文章，生怕到時(shí)候論文湊不夠?？偟膩?lái)說(shuō)，

2、基本上看見運(yùn)放還是發(fā)怵。你覺得 spice 是一個(gè)非常難以使用而且古怪的東西。二段你開始知道什么叫電路設(shè)計(jì)，天天捧著本教科書在草稿紙上狂算一氣。你也經(jīng)常開始提起一些技術(shù)參數(shù)，Vdsat、lamda、early voltage、GWB、ft 之類的。總覺得有時(shí)候電路和手算得差不多，有時(shí)候又覺得差別挺大。你也開始關(guān)心電壓，溫度和工藝的變化。例如低電壓、低功耗系統(tǒng)什么的?；蛘呤浅咚俑呔鹊氖裁礀|東，時(shí)不時(shí)也來(lái)上兩句。你設(shè)計(jì)電路時(shí)開始計(jì)劃著要

3、去 tape out，雖然 tape out 看起來(lái)還是挺遙遠(yuǎn)的。這個(gè)階段中，你覺得 spice 很強(qiáng)大，但經(jīng)常會(huì)因?yàn)?AC 仿真結(jié)果不對(duì)而大傷腦筋。不同指標(biāo)之間的折中如何選擇才好。你覺得要設(shè)計(jì)出一個(gè)適當(dāng)?shù)哪軌蛘９ぷ鞯碾娐氛娴奶y了，你不相信在這個(gè)世界上有人可以做到他們宣稱的那么好，因?yàn)槁斆魅缒愣加X得面對(duì)如此紛雜的選擇束手無(wú)策，他們?cè)趺纯赡茏龅玫?？這個(gè)階段中，你覺得 spice 功能還是太有限了，而且經(jīng)常對(duì)著time step too

4、 small的出錯(cuò)信息發(fā)呆，偶爾情況下你還會(huì)創(chuàng)造出巨大的仿真文件讓所有人和電腦崩潰。五段你覺得很多競(jìng)爭(zhēng)對(duì)手的東西不過(guò)如此而已。你開始有一套比較熟悉的設(shè)計(jì)方法。但是你不知道如何更加優(yōu)化你手頭的工具。你已經(jīng)使用過(guò)一些別人編好的腳本語(yǔ)言，但經(jīng)常碰到很多問題的時(shí)候不能想起來(lái)用 awk 或者 perl 搞定。你開始大量的占用服務(wù)器的仿真時(shí)間，你相信經(jīng)過(guò)大量的仿真，你可以清楚地把你設(shè)計(jì)的模塊調(diào)整到合適的樣子。有時(shí)候你覺得做電路設(shè)計(jì)簡(jiǎn)直是太無(wú)聊了，實(shí)