數(shù)字集成電路低功耗分析方法的研究.pdf

1、近幾十年來，半導(dǎo)體工業(yè)的飛速發(fā)展帶動(dòng)了數(shù)字集成電路的發(fā)展，如今已經(jīng)進(jìn)入了數(shù)字時(shí)代。隨著集成電路的集成度和復(fù)雜度的不斷增加，對設(shè)計(jì)者提出了更大的挑戰(zhàn)。過去設(shè)計(jì)者關(guān)心的主要是面積和速度，而現(xiàn)在由于對消費(fèi)類電子產(chǎn)品需求的迅速增長，尤其是各種便攜式設(shè)備的涌現(xiàn)對集成電路的低功耗、高性能、小面積提出了更高的要求。功耗問題也已經(jīng)成為集成電路設(shè)計(jì)者所關(guān)心的主要問題。功耗分析和功耗優(yōu)化是低功耗設(shè)計(jì)的兩個(gè)主要方面，本文主要針對這兩方面進(jìn)行探討和分析，主要工

2、作如下： 本文首先介紹了CMOS電路功耗的組成和相應(yīng)的功耗模型，分析了用于功耗估計(jì)的靜態(tài)分析方法和動(dòng)態(tài)分析方法。其次通過對其相應(yīng)的功耗模型進(jìn)行分析，并結(jié)合實(shí)際工程應(yīng)用，研究得出了實(shí)用的低功耗設(shè)計(jì)方法和功耗優(yōu)化方法。然后詳細(xì)介紹了一種實(shí)用的EDA功耗估計(jì)工具PowerTheater的工作原理以及該工具在RTL級和門級的工作流程。運(yùn)用低功耗設(shè)計(jì)方法，實(shí)現(xiàn)了一款雙DSP核組成的語音處理芯片，并對該款芯片進(jìn)行了全面的驗(yàn)證和功耗估計(jì)。