數(shù)字集成電路功能驗(yàn)證中的變異測(cè)試方法研究.pdf

1、隨著集成電路設(shè)計(jì)的規(guī)模越來(lái)越大，設(shè)計(jì)驗(yàn)證的重要性越來(lái)越突出。由于具有良好的可擴(kuò)展性，模擬驗(yàn)證一直是功能驗(yàn)證的主要手段。然而隨著設(shè)計(jì)復(fù)雜性的持續(xù)增長(zhǎng)，模擬驗(yàn)證的不完備性日益突出，這使得提出更準(zhǔn)確、更有意義的驗(yàn)證質(zhì)量評(píng)估方法，提高模擬驗(yàn)證的效率成為一個(gè)亟待解決的問(wèn)題。
　　 在模擬驗(yàn)證質(zhì)量評(píng)估方面，目前的研究主要集中在覆蓋率評(píng)估。覆蓋率一方面能夠作為量化功能驗(yàn)證完全性的尺度，另一方面可以發(fā)現(xiàn)驗(yàn)證不充分的地方，指導(dǎo)后續(xù)的激勵(lì)生成。業(yè)界

2、常用的一些覆蓋評(píng)估方法有語(yǔ)句覆蓋、條件覆蓋、翻轉(zhuǎn)覆蓋、路徑覆蓋等，然而，這些覆蓋評(píng)估方法或者是評(píng)估意義太簡(jiǎn)單，或者常常是計(jì)算上不可行，不能完全滿足設(shè)計(jì)驗(yàn)證的需要。
　　 起源于軟件測(cè)試的變異測(cè)試是一種基于故障的測(cè)試方法。變異測(cè)試通過(guò)修改源程序引入程序的錯(cuò)誤版本，這些錯(cuò)誤版本稱(chēng)為變異體，將測(cè)試用例運(yùn)行在變異體上，如果輸出結(jié)果與源程序的輸出結(jié)果不同，則認(rèn)為該測(cè)試用例殺死了這個(gè)變異體，一般根據(jù)變異體被殺死的比率來(lái)評(píng)價(jià)測(cè)試用例的發(fā)現(xiàn)錯(cuò)誤

3、的能力，并且通過(guò)分析未被殺死的變異體來(lái)指導(dǎo)新的測(cè)試激勵(lì)的生成。
　　 本文將軟件變異測(cè)試與數(shù)字集成電路的功能驗(yàn)證相結(jié)合，研究變異測(cè)試方法在功能驗(yàn)證質(zhì)量評(píng)估中的應(yīng)用。首先，在軟件變異測(cè)試的基礎(chǔ)上，針對(duì)VerilogHDL描述的寄存器傳輸級(jí)電路，提出一種運(yùn)用于數(shù)字集成電路功能驗(yàn)證的變異測(cè)試方法。然后，基于前述變異測(cè)試方法，通過(guò)調(diào)研商用模擬器的Verilog編程接口，在Linux系統(tǒng)上實(shí)現(xiàn)了一個(gè)硬件變異測(cè)試系統(tǒng)原型工具。最后，結(jié)合工程