2019年數(shù)字電路與邏輯設(shè)計考試大綱

1、12019年《數(shù)字電路與邏輯設(shè)計》考試大綱年《數(shù)字電路與邏輯設(shè)計》考試大綱Ⅰ考試性質(zhì)考試性質(zhì)普通高等學(xué)校本科插班生招生考試是由?？飘厴I(yè)生參加的選拔性考試。高等學(xué)校根據(jù)考生的成績，按已確定的招生計劃，德、智、體全面衡量，擇優(yōu)錄取。因此，本科插班生考試應(yīng)有較高的信度、效度、必要的區(qū)分度和適當(dāng)?shù)碾y度。Ⅱ考試內(nèi)容考試內(nèi)容總要求：《數(shù)字電路與邏輯設(shè)計》是信息工程學(xué)院開設(shè)的一門專業(yè)基礎(chǔ)課，是院級平臺課。《數(shù)字電路與邏輯設(shè)計》是信息工程學(xué)院開設(shè)的一門

2、專業(yè)基礎(chǔ)課，是院級平臺課?！稊?shù)字電路與課程《數(shù)字電路與課程設(shè)計》課程考試旨在考察學(xué)生對本課程的基本內(nèi)容、基本要求及基本應(yīng)用掌握的深度和廣度。要求熟練設(shè)計》課程考試旨在考察學(xué)生對本課程的基本內(nèi)容、基本要求及基本應(yīng)用掌握的深度和廣度。要求熟練基本邏輯運算和門電路、邏輯函數(shù)的表達方式及化簡、組合邏輯電路的分析和設(shè)計、時序邏輯電路的分基本邏輯運算和門電路、邏輯函數(shù)的表達方式及化簡、組合邏輯電路的分析和設(shè)計、時序邏輯電路的分析和設(shè)計、了解存儲器及

3、其擴展、數(shù)模和模數(shù)轉(zhuǎn)換原理等，為后續(xù)專業(yè)課程的學(xué)習(xí)和設(shè)計打基礎(chǔ)。析和設(shè)計、了解存儲器及其擴展、數(shù)模和模數(shù)轉(zhuǎn)換原理等，為后續(xù)專業(yè)課程的學(xué)習(xí)和設(shè)計打基礎(chǔ)。一、考試基本要求：1.熟練掌握數(shù)字電路的組成、分析和設(shè)計；熟練掌握數(shù)字電路的組成、分析和設(shè)計；2.了解一般簡單數(shù)字系統(tǒng)的工作原理、分析和設(shè)計。了解一般簡單數(shù)字系統(tǒng)的工作原理、分析和設(shè)計。二、考核知識范圍及考核要求：1邏輯代數(shù)邏輯代數(shù)（1）了解邏輯代數(shù)的定義及運算公式和規(guī)則；）了解邏輯代數(shù)的

4、定義及運算公式和規(guī)則；（2）掌握邏輯函數(shù)的表示方式及其相互轉(zhuǎn)換；）掌握邏輯函數(shù)的表示方式及其相互轉(zhuǎn)換；（3）熟練掌握邏輯函數(shù)的化簡方法，包含公式法化簡和卡諾圖化簡；）熟練掌握邏輯函數(shù)的化簡方法，包含公式法化簡和卡諾圖化簡；2集成門電路集成門電路（1）了解集成門電路內(nèi)部電路的組成、傳輸特性、參數(shù)；）了解集成門電路內(nèi)部電路的組成、傳輸特性、參數(shù)；（2）掌握集成門電路扇出系數(shù)的計算、輸入端帶負載特性，特別是）掌握集成門電路扇出系數(shù)的計算、輸入

5、端帶負載特性，特別是TTL門；門；（3）了解）了解TTL門和門和CMOS門的接口電路及參數(shù)計算。門的接口電路及參數(shù)計算。3組合邏輯電路組合邏輯電路（1）了解組合邏輯電路的概念；了解組合邏輯電路的概念；（2）了解集成邏輯門的功能表、邏輯符號；了解集成邏輯門的功能表、邏輯符號；（3）熟練掌握利用門電路及集成門電路芯片構(gòu)成的組合邏輯電路的分析和設(shè)計，特別是譯碼器（重）熟練掌握利用門電路及集成門電路芯片構(gòu)成的組合邏輯電路的分析和設(shè)計，特別是譯碼

6、器（重點是點是3線8線譯碼器線譯碼器74HC138）和數(shù)據(jù)選擇器（）和數(shù)據(jù)選擇器（4選1和8選1），實現(xiàn)邏輯函數(shù)。，實現(xiàn)邏輯函數(shù)。4觸發(fā)器觸發(fā)器（1）了解基本）了解基本RS觸發(fā)器和時鐘觸發(fā)器的構(gòu)成、符號、邏輯功能、及特性方程，特別掌握邊沿觸發(fā)觸發(fā)器和時鐘觸發(fā)器的構(gòu)成、符號、邏輯功能、及特性方程，特別掌握邊沿觸發(fā)器；器；（2）熟練掌握給定時鐘脈沖和輸入波形情況下，畫出觸發(fā)器電路輸出端的波形。熟練掌握給定時鐘脈沖和輸入波形情況下，畫出觸發(fā)器

7、電路輸出端的波形。5時序邏輯電路時序邏輯電路（1）了解時序邏輯電路的概念；）了解時序邏輯電路的概念；（2）熟練掌握同步時序邏輯電路的分析；熟練掌握同步時序邏輯電路的分析；（3）熟練掌握同步邏輯電路的設(shè)計；）熟練掌握同步邏輯電路的設(shè)計；（4）熟悉集成計數(shù)器芯片（特別是）熟悉集成計數(shù)器芯片（特別是74HC161和74HC160）的功能表、邏輯符號；）的功能表、邏輯符號；2（5）熟練掌握由集成計數(shù)器構(gòu)成任意計數(shù)器的方法。）熟練掌握由集成計數(shù)器

8、構(gòu)成任意計數(shù)器的方法。6半導(dǎo)體存儲器半導(dǎo)體存儲器（1）了解半導(dǎo)體存儲器的分類、構(gòu)成及容量計算；了解半導(dǎo)體存儲器的分類、構(gòu)成及容量計算；（2）掌握存儲器的位擴展和字擴展。掌握存儲器的位擴展和字擴展。7脈沖波形的產(chǎn)生脈沖波形的產(chǎn)生（1）了解了解555定時器的組成及工作原理；定時器的組成及工作原理；（2）掌握掌握555定時器的應(yīng)用，即由定時器的應(yīng)用，即由555定時器構(gòu)成的施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的定時器構(gòu)成的施密特觸發(fā)器、單穩(wěn)態(tài)

9、觸發(fā)器和多諧振蕩器的工作原理、參數(shù)計算和輸出波形。工作原理、參數(shù)計算和輸出波形。8模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換（1）了解模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換的分類、構(gòu)成和工作原理；）了解模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換的分類、構(gòu)成和工作原理；（2）掌握數(shù)模轉(zhuǎn)換器輸出電壓的計算）掌握數(shù)模轉(zhuǎn)換器輸出電壓的計算Ⅲ考試形式及試卷結(jié)構(gòu)考試形式及試卷結(jié)構(gòu)1、考試形式為閉卷、筆試。考試時間為120分鐘，試卷滿分為100分。2、試卷內(nèi)容比例：試卷內(nèi)容將覆蓋全部8章。其中：第2

10、、4、6、7、8等5章所占比例為3040%，其余第1、3、5等3章章所占比例為6070%。3、試卷難易比例：易、中、難分別為40%、40%和20%。4、試卷題型比例：題型為填空題和綜合題，其中填空題約為20~30%，綜合題70~80%。Ⅳ參考書目參考書目《數(shù)字電路與邏輯設(shè)計基礎(chǔ)》（第一版），項華珍主編，機械工業(yè)出版社，2016年9月第1版。Ⅴ題型示例題型示例一、填空題（共20~30分）已知74LS00為四個2輸入與非門，其mA，mA，m