數(shù)字電路與邏輯設計期末模擬題及答案

1、數(shù)字電路與邏輯設計期末模擬題數(shù)字電路與邏輯設計期末模擬題一、一、選擇題選擇題1、（36.736.7）1010的8421BCD8421BCD碼為。碼為。（）（）A、（0110110.1010110110.101）8421BCD8421BCDB、（0011110.11100011110.1110）8421BCD8421BCDC、（00110110.011100110110.0111）8421BCD8421BCDD、（110110.11111

2、0110.111）8421BCD8421BCD2、與（、與（6B.26B.2）1616相對應的二進制數(shù)為（）相對應的二進制數(shù)為（）A、（1101011.0011101011.001）2B、（01101010.0101101010.01）2C（11101011.0111101011.01）2D、（01100111.0101100111.01）23、在、在BCDBCD碼中，屬于有權(quán)碼的編碼是（）碼中，屬于有權(quán)碼的編碼是（）A、余、余3碼B、

3、循環(huán)碼、循環(huán)碼C、格雷碼、格雷碼D、84218421碼4、如圖、如圖1111所示門電路，按正邏輯體制，電路實現(xiàn)的邏輯式所示門電路，按正邏輯體制，電路實現(xiàn)的邏輯式F=F=（）（）5、如果、如果1212所示的波形圖，其表示的邏輯關(guān)系是（）所示的波形圖，其表示的邏輯關(guān)系是（）6、下列器件中，屬于組合電路的有（）、下列器件中，屬于組合電路的有（）A、計數(shù)器和全加器、計數(shù)器和全加器B、寄存器和比較器、寄存器和比較器C、全加器和比較器、全加器和比較

4、器D、計數(shù)器和寄存器、計數(shù)器和寄存器7、異或門、異或門F=AF=AB兩輸入端兩輸入端A、B中，中，A=0A=0，則輸出端，則輸出端F為（）為（）?A、ABB、BC、D、0?B8、已知、已知4個組合電路的輸出個組合電路的輸出F1F1～F4F4的函數(shù)式非別為：的函數(shù)式非別為：F1=AB=ABC，AF2=AB=ABCDBCCDBC，F(xiàn)3=BB，F(xiàn)4=（AA）（）（），則不會產(chǎn)生競爭冒險的電路是，則不會產(chǎn)生競爭冒險的電路是()AABCBACA、

5、電路、電路1B、電路、電路2C、電路、電路3D、電路、電路49、邊沿觸發(fā)、邊沿觸發(fā)JKJK觸發(fā)器的特征方程是（）觸發(fā)器的特征方程是（）A、θ、θ=kkB、θ、θ=1?nJn?n?1?nJn?kn?C、θ、θ=J=JD、θ、θ=J=JKK1?nn?kn?1?nn?n?1010、用、用n個出發(fā)器件構(gòu)成計數(shù)器，可得到的最大計數(shù)長度為（個出發(fā)器件構(gòu)成計數(shù)器，可得到的最大計數(shù)長度為（）A、nB、2n2nC、n2D、2n1111、（01100101

6、0010.00010110011001010010.00010110）8421BCD8421BCD所對應的十進制數(shù)為（）所對應的十進制數(shù)為（）A、（652.16652.16）1010B、（1618.131618.13）1010A、B、CBA??CBA??C、ABCD、CBA??A、F=ABB、F=ABC、F=D、F=BA?BA?2020、4個觸發(fā)器構(gòu)成個觸發(fā)器構(gòu)成8421BCD8421BCD碼計數(shù)器，共有（）個無效狀態(tài)。碼計數(shù)器，共有（

7、）個無效狀態(tài)。A、6B、8C、1010D、不定、不定二、填空題二、填空題1、（6767）1010所對應的二進制數(shù)為所對應的二進制數(shù)為和十六進制數(shù)為和十六進制數(shù)為。2、邏輯函數(shù)、邏輯函數(shù)F=ABF=AB的對偶函數(shù)的對偶函數(shù)Fˊ=AB3、在數(shù)字邏輯電路中，三極管主要工作在、在數(shù)字邏輯電路中，三極管主要工作在兩種穩(wěn)定狀態(tài)。兩種穩(wěn)定狀態(tài)。4、如圖、如圖2121所示電路能實現(xiàn)的邏輯關(guān)系是所示電路能實現(xiàn)的邏輯關(guān)系是F=F=。5、CMOSCMOS傳輸

8、門組成的電路如圖傳輸門組成的電路如圖2222所示，當所示，當C=0C=0時，時，U0=，當C=1C=1時，時，U0=。6、四選一數(shù)據(jù)選擇器，、四選一數(shù)據(jù)選擇器，ABAB為地址信號，為地址信號，I0=I=I3=1=1，I1=C=C，I2=I2=，當，當AB=00AB=00時，輸出時，輸出F=F=；當；當AB=10AB=10時，輸時，輸C出F=F=。7、3線―線―8線譯碼器如圖線譯碼器如圖2323所示，他所實現(xiàn)函數(shù)所示，他所實現(xiàn)函數(shù)F=F=

9、。8、時序邏輯電路一般由、時序邏輯電路一般由和兩分組成。兩分組成。9、半導體存儲器，根據(jù)用戶對存儲器進行操作分為、半導體存儲器，根據(jù)用戶對存儲器進行操作分為和兩大類。兩大類。1010、十進制數(shù)（、十進制數(shù)（5656）1010轉(zhuǎn)換為二進制數(shù)為轉(zhuǎn)換為二進制數(shù)為和十六進制數(shù)為和十六進制數(shù)為1111、邏輯函數(shù)、邏輯函數(shù)F=AF=A（（BCBC））1的反函數(shù)的反函數(shù)=F1212、由于二極管具有、由于二極管具有特性，因此可作為開關(guān)元件使用。特性，因